| Integer loads |
| LDR,STR (immediate, uimm12) (STR cases are MISSING)ldr x21, [x22, #24] :: rd 8f8e8d8c8b8a8988 rn (hidden), cin 0, nzcv 00000000 |
| ldr w21, [x22, #20] :: rd 0000000087868584 rn (hidden), cin 0, nzcv 00000000 |
| ldrh w21, [x22, #44] :: rd 0000000000009d9c rn (hidden), cin 0, nzcv 00000000 |
| ldrb w21, [x22, #56] :: rd 00000000000000a8 rn (hidden), cin 0, nzcv 00000000 |
| LDUR,STUR (immediate, simm9) (STR cases and wb check are MISSING) |
| ldr x21, [x22], #-24 :: rd f7f6f5f4f3f2f1f0 rn (hidden), cin 0, nzcv 00000000 |
| ldr x21, [x22, #-40]! :: rd cfcecdcccbcac9c8 rn (hidden), cin 0, nzcv 00000000 |
| ldr x21, [x22, #-48] :: rd c7c6c5c4c3c2c1c0 rn (hidden), cin 0, nzcv 00000000 |
| LDUR,STUR (immediate, simm9): STR cases are MISSINGLDP,STP (immediate, simm7) (STR cases and wb check is MISSING) |
| ldp x21, x28, [x22], #-24 ; add x21,x21,x28 :: rd f7f5f3f1efedebe8 rn (hidden), cin 0, nzcv 00000000 |
| ldp x21, x28, [x22], #-24 ; eor x21,x21,x28 :: rd 0808080808080808 rn (hidden), cin 0, nzcv 00000000 |
| ldp x21, x28, [x22, #-40]! ; add x21,x21,x28 :: rd a7a5a3a19f9d9b98 rn (hidden), cin 0, nzcv 00000000 |
| ldp x21, x28, [x22, #-40]! ; eor x21,x21,x28 :: rd 1818181818181818 rn (hidden), cin 0, nzcv 00000000 |
| ldp x21, x28, [x22, #-40] ; add x21,x21,x28 :: rd a7a5a3a19f9d9b98 rn (hidden), cin 0, nzcv 00000000 |
| ldp x21, x28, [x22, #-40] ; eor x21,x21,x28 :: rd 1818181818181818 rn (hidden), cin 0, nzcv 00000000 |
| ldp w21, w28, [x22], #-24 ; add x21,x21,x28 :: rd 00000001ebe9e7e4 rn (hidden), cin 0, nzcv 00000000 |
| ldp w21, w28, [x22], #-24 ; eor x21,x21,x28 :: rd 0000000004040404 rn (hidden), cin 0, nzcv 00000000 |
| ldp w21, w28, [x22, #-40]! ; add x21,x21,x28 :: rd 000000019b999794 rn (hidden), cin 0, nzcv 00000000 |
| ldp w21, w28, [x22, #-40]! ; eor x21,x21,x28 :: rd 0000000004040404 rn (hidden), cin 0, nzcv 00000000 |
| ldp w21, w28, [x22, #-40] ; add x21,x21,x28 :: rd 000000019b999794 rn (hidden), cin 0, nzcv 00000000 |
| ldp w21, w28, [x22, #-40] ; eor x21,x21,x28 :: rd 0000000004040404 rn (hidden), cin 0, nzcv 00000000 |
| LDR (literal, int reg) |
| xyzzy00: ldr x21, xyzzy00 - 8 :: rd aa0003f6d51b4203 rn (hidden), cin 0, nzcv 00000000 |
| xyzzy01: ldr x21, xyzzy01 + 0 :: rd aa1503e258000015 rn (hidden), cin 0, nzcv 00000000 |
| xyzzy02: ldr x21, xyzzy02 + 8 :: rd 911e43a0d53b4201 rn (hidden), cin 0, nzcv 00000000 |
| xyzzy03: ldr x21, xyzzy03 - 4 :: rd 58fffff5aa0003f6 rn (hidden), cin 0, nzcv 00000000 |
| xyzzy04: ldr x21, xyzzy04 + 0 :: rd aa1503e258000015 rn (hidden), cin 0, nzcv 00000000 |
| xyzzy05: ldr x21, xyzzy05 + 4 :: rd d53b4201aa1503e2 rn (hidden), cin 0, nzcv 00000000 |
| {LD,ST}R (integer register) (entirely MISSING) |
| LDRS{B,H,W} (uimm12) |
| ldrsw x21, [x22, #24] :: rd ffffffff8b8a8988 rn (hidden), cin 0, nzcv 00000000 |
| ldrsh x21, [x22, #20] :: rd ffffffffffff8584 rn (hidden), cin 0, nzcv 00000000 |
| ldrsh w21, [x22, #44] :: rd 00000000ffff9d9c rn (hidden), cin 0, nzcv 00000000 |
| ldrsb x21, [x22, #88] :: rd ffffffffffffffc8 rn (hidden), cin 0, nzcv 00000000 |
| ldrsb w21, [x22, #56] :: rd 00000000ffffffa8 rn (hidden), cin 0, nzcv 00000000 |
| LDRS{B,H,W} (simm9, upd) (upd check is MISSING) |
| ldrsw x21, [x22, #-24]! :: rd ffffffffdbdad9d8 rn (hidden), cin 0, nzcv 00000000 |
| ldrsh x21, [x22, #-20]! :: rd ffffffffffffdddc rn (hidden), cin 0, nzcv 00000000 |
| ldrsh w21, [x22, #-44]! :: rd 00000000ffffc5c4 rn (hidden), cin 0, nzcv 00000000 |
| ldrsb x21, [x22, #-88]! :: rd ffffffffffffff98 rn (hidden), cin 0, nzcv 00000000 |
| ldrsb w21, [x22, #-56]! :: rd 00000000ffffffb8 rn (hidden), cin 0, nzcv 00000000 |
| ldrsw x21, [x22], #-24 :: rd fffffffff3f2f1f0 rn (hidden), cin 0, nzcv 00000000 |
| ldrsh x21, [x22], #-20 :: rd fffffffffffff1f0 rn (hidden), cin 0, nzcv 00000000 |
| ldrsh w21, [x22], #-44 :: rd 00000000fffff1f0 rn (hidden), cin 0, nzcv 00000000 |
| ldrsb x21, [x22], #-88 :: rd fffffffffffffff0 rn (hidden), cin 0, nzcv 00000000 |
| ldrsb w21, [x22], #-56 :: rd 00000000fffffff0 rn (hidden), cin 0, nzcv 00000000 |
| LDRS{B,H,W} (simm9, noUpd) |
| ldrsw x21, [x22, #-24] :: rd ffffffffdbdad9d8 rn (hidden), cin 0, nzcv 00000000 |
| ldrsh x21, [x22, #-20] :: rd ffffffffffffdddc rn (hidden), cin 0, nzcv 00000000 |
| ldrsh w21, [x22, #-44] :: rd 00000000ffffc5c4 rn (hidden), cin 0, nzcv 00000000 |
| ldrsb x21, [x22, #-88] :: rd ffffffffffffff98 rn (hidden), cin 0, nzcv 00000000 |
| ldrsb w21, [x22, #-56] :: rd 00000000ffffffb8 rn (hidden), cin 0, nzcv 00000000 |
| LDP,STP (immediate, simm7) (FP&VEC) (entirely MISSING) |
| {LD,ST}R (vector register) (entirely MISSING) |
| LDRS{B,H,W} (integer register, SX) |
| ldrsw x21, [x22,x23] :: rd fffffffff8f7f6f5 rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsw x21, [x22,x23, lsl #2] :: rd ffffffff87868584 rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsw x21, [x22,w23,uxtw #0] :: rd fffffffff8f7f6f5 rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsw x21, [x22,w23,uxtw #2] :: rd ffffffff87868584 rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsw x21, [x22,w23,sxtw #0] :: rd ffffffffeeedeceb rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsw x21, [x22,w23,sxtw #2] :: rd ffffffffdfdedddc rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsh x21, [x22,x23] :: rd fffffffffffff6f5 rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsh x21, [x22,x23, lsl #1] :: rd fffffffffffffbfa rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsh x21, [x22,w23,uxtw #0] :: rd fffffffffffff6f5 rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsh x21, [x22,w23,uxtw #1] :: rd fffffffffffffbfa rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsh x21, [x22,w23,sxtw #0] :: rd ffffffffffffeceb rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsh x21, [x22,w23,sxtw #1] :: rd ffffffffffffe7e6 rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsh w21, [x22,x23] :: rd 00000000fffff6f5 rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsh w21, [x22,x23, lsl #1] :: rd 00000000fffffbfa rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsh w21, [x22,w23,uxtw #0] :: rd 00000000fffff6f5 rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsh w21, [x22,w23,uxtw #1] :: rd 00000000fffffbfa rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsh w21, [x22,w23,sxtw #0] :: rd 00000000ffffeceb rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsh w21, [x22,w23,sxtw #1] :: rd 00000000ffffe7e6 rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsb x21, [x22,x23] :: rd fffffffffffffff5 rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsb x21, [x22,x23, lsl #0] :: rd fffffffffffffff5 rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsb x21, [x22,w23,uxtw #0] :: rd fffffffffffffff5 rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsb x21, [x22,w23,uxtw #0] :: rd fffffffffffffff5 rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsb x21, [x22,w23,sxtw #0] :: rd ffffffffffffffeb rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsb x21, [x22,w23,sxtw #0] :: rd ffffffffffffffeb rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsb w21, [x22,x23] :: rd 00000000fffffff5 rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsb w21, [x22,x23, lsl #0] :: rd 00000000fffffff5 rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsb w21, [x22,w23,uxtw #0] :: rd 00000000fffffff5 rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsb w21, [x22,w23,uxtw #0] :: rd 00000000fffffff5 rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsb w21, [x22,w23,sxtw #0] :: rd 00000000ffffffeb rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| ldrsb w21, [x22,w23,sxtw #0] :: rd 00000000ffffffeb rm (hidden), rn (hidden), cin 0, nzcv 00000000 |
| LDR/STR (immediate, SIMD&FP, unsigned offset) (entirely MISSING) |
| LDR/STR (immediate, SIMD&FP, pre/post index) (entirely MISSING) |
| LDUR/STUR (unscaled offset, SIMD&FP) (entirely MISSING) |
| LDR (literal, SIMD&FP) (entirely MISSING) |
| LD1/ST1 (single structure, no offset) (entirely MISSING) |
| LD1/ST1 (single structure, post index) (entirely MISSING) |
| LD{,A}X{R,RH,RB} (entirely MISSING) |
| ST{,L}X{R,RH,RB} (entirely MISSING) |
| LDA{R,RH,RB} |
| ldar x21, [x22] :: rd f7f6f5f4f3f2f1f0 rn (hidden), cin 0, nzcv 00000000 |
| ldar w21, [x22] :: rd 00000000f3f2f1f0 rn (hidden), cin 0, nzcv 00000000 |
| ldarh w21, [x22] :: rd 000000000000f1f0 rn (hidden), cin 0, nzcv 00000000 |
| ldarb w21, [x22] :: rd 00000000000000f0 rn (hidden), cin 0, nzcv 00000000 |
| STL{R,RH,RB} (entirely MISSING) |
| LDR,STR (immediate, uimm12)ldr x13, [x5, #24] with x5 = middle_of_block+-1, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 37c6ea00e0f4f257 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr w13, [x5, #20] with x5 = middle_of_block+1, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 663cba29f1fe102a x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrh w13, [x5, #44] with x5 = middle_of_block+2, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 74b2685cb1630837 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrb w13, [x5, #56] with x5 = middle_of_block+3, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| bf73927edcc8e3a7 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str x13, [x5, #24] with x5 = middle_of_block+-3, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. 3d b5 fe cd 8f 1e a7 32 .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str w13, [x5, #20] with x5 = middle_of_block+5, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. fb 48 5c 15 .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| strh w13, [x5, #44] with x5 = middle_of_block+6, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. 43 .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| strb w13, [x5, #56] with x5 = middle_of_block+7, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. bd |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LDUR,STUR (immediate, simm9) |
| ldr x13, [x5], #-24 with x5 = middle_of_block+0, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 5e602f48b53d6e42 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr x13, [x5, #-40]! with x5 = middle_of_block+0, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| c2a40eb09d08f981 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -40 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr x13, [x5, #-48] with x5 = middle_of_block+0, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| c5349b34f359e130 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str x13, [x5], #-24 with x5 = middle_of_block+0, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] 3a 9b 1d 46 18 b0 ef 81 .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str x13, [x5, #-40]! with x5 = middle_of_block+0, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. 3f 73 c0 0a b7 5c 8d 74 |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -40 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str x13, [x5, #-48] with x5 = middle_of_block+0, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] 09 95 f8 6e 41 d0 2d 47 .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LDP,STP (immediate, simm7) |
| ldp x13, x23, [x5], #-24 with x5 = middle_of_block+0, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 1b66ab089f41ee43 x13 (xor, xfer intreg #1) |
| ac8fc79beb26e5f5 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldp x13, x23, [x5, #-40]! with x5 = middle_of_block+0, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| b98f2dea69fe5015 x13 (xor, xfer intreg #1) |
| 5913a7a99bcd1811 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -40 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldp x13, x23, [x5, #-40] with x5 = middle_of_block+0, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| ba55d10667c950ff x13 (xor, xfer intreg #1) |
| b91a382f89560923 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| stp x13, x23, [x5], #-24 with x5 = middle_of_block+0, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] 22 0e b6 7d 25 b1 49 6c 85 67 29 ca e9 6b 42 6c |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| stp x13, x23, [x5, #-40]! with x5 = middle_of_block+0, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. 72 af 97 76 3d b0 cc 4f |
| [ 96] 22 1a 6b 79 8f 52 63 1e .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -40 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| stp x13, x23, [x5, #-40] with x5 = middle_of_block+0, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. ef cf 9b 01 25 8f 11 54 |
| [ 96] 58 be 1c a8 1f 77 e8 26 .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldp w13, w23, [x5], #-24 with x5 = middle_of_block+0, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 5826bd372d9e2ece x13 (xor, xfer intreg #1) |
| a690cbe50b71f694 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldp w13, w23, [x5, #-40]! with x5 = middle_of_block+0, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| c4a8641060c8618a x13 (xor, xfer intreg #1) |
| f5f25be4fdcff02a x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -40 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldp w13, w23, [x5, #-40] with x5 = middle_of_block+0, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| f711f2d5f6d39080 x13 (xor, xfer intreg #1) |
| 2e212f8dcab7fa0d x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| stp w13, w23, [x5], #-24 with x5 = middle_of_block+0, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] c0 f4 d9 ba de 39 bb 1f .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| stp w13, w23, [x5, #-40]! with x5 = middle_of_block+0, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. b3 3b 5a ac f6 fc e4 |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -40 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| stp w13, w23, [x5, #-40] with x5 = middle_of_block+0, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. 66 84 fc c9 b9 a8 37 28 |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LDR (literal, int reg) (done above by test_memory_old) |
| {LD,ST}R (integer register) |
| str x13, [x5, x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. b8 34 a7 48 08 af c1 91 |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str x13, [x5, x6, lsl #3] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. e8 b0 5c d8 |
| [112] 52 99 34 7c .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str x13, [x5, w6, uxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] 35 92 d1 bb d7 45 bf dc .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str x13, [x5, w6, uxtw #3] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. 3d 99 5a 39 |
| [176] a9 f4 a3 2d .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str x13, [x5, w6, sxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] a5 3f df 5d 66 f7 20 e8 .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str x13, [x5, w6, sxtw #3] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. 5d e8 12 15 |
| [112] 96 8e 05 30 .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr x13, [x5, x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 91e9b1a8348ca797 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr x13, [x5, x6, lsl #3] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 1cb5b125b109faeb x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr x13, [x5, w6, uxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 4085aae03ffeda0c x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr x13, [x5, w6, uxtw #3] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 6a28851da073b3f9 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr x13, [x5, w6, sxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 72858dcc143fe6ef x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr x13, [x5, w6, sxtw #3] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| de1c29d387e40b0c x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str w13, [x5, x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. 44 ba 04 81 .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str w13, [x5, x6, lsl #2] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. d6 af 6a d7 |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str w13, [x5, w6, uxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] 80 ee 73 ad .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str w13, [x5, w6, uxtw #2] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. cf 5c 96 91 |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str w13, [x5, w6, sxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] 4f 39 ed 78 .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str w13, [x5, w6, sxtw #2] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. 8a 61 ee 1b |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr w13, [x5, x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 8482adce109203e3 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr w13, [x5, x6, lsl #2] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| fcbcda5053fe3119 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr w13, [x5, w6, uxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 9bbc4e9ea534edef x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr w13, [x5, w6, uxtw #2] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 27f86f4c86c32be6 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr w13, [x5, w6, sxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 62e39eed83444fa6 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr w13, [x5, w6, sxtw #2] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 12f04216e80ea35a x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| strh w13, [x5, x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. 59 fc .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| strh w13, [x5, x6, lsl #1] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. dc 12 .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| strh w13, [x5, w6, uxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] 05 f8 .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| strh w13, [x5, w6, uxtw #1] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. fa ac .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| strh w13, [x5, w6, sxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] 33 e0 .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| strh w13, [x5, w6, sxtw #1] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. c8 9a .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrh w13, [x5, x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| d8322d9d06f127c8 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrh w13, [x5, x6, lsl #1] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| b6a77dd46effc11f x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrh w13, [x5, w6, uxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| ec53c5c6d2bc4105 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrh w13, [x5, w6, uxtw #1] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 3dab680838dbf069 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrh w13, [x5, w6, sxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 6f21cb2ea4117de5 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrh w13, [x5, w6, sxtw #1] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 442a51cc1911c952 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| strb w13, [x5, x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. f9 .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| strb w13, [x5, x6, lsl #0] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. 87 .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| strb w13, [x5, w6, uxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] c4 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| strb w13, [x5, w6, uxtw #0] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] c3 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| strb w13, [x5, w6, sxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] 51 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| strb w13, [x5, w6, sxtw #0] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. d4 .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrb w13, [x5, x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 568db3c39f462465 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrb w13, [x5, x6, lsl #0] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| da7e66eeefeac8c3 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrb w13, [x5, w6, uxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| e616c1c66bacf629 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrb w13, [x5, w6, uxtw #0] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 3dc827dc1a415140 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrb w13, [x5, w6, sxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| a50afdc7fd5c7dde x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrb w13, [x5, w6, sxtw #0] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| e14fa7191ab21ead x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LDRS{B,H,W} (uimm12) |
| ldrsw x13, [x5, #24] with x5 = middle_of_block+-16, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 4bf47798b0084d23 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsh x13, [x5, #20] with x5 = middle_of_block+-16, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 1c4efbbaef23ef5c x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsh w13, [x5, #44] with x5 = middle_of_block+-16, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 32b781460ee5ea9b x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsb x13, [x5, #72] with x5 = middle_of_block+-16, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 9a6f9e00e49efa40 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsb w13, [x5, #56] with x5 = middle_of_block+-16, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 40af08046d98739f x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LDRS{B,H,W} (simm9, upd) |
| ldrsw x13, [x5, #-24]! with x5 = middle_of_block+-16, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 868adbe916974e3c x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsh x13, [x5, #-20]! with x5 = middle_of_block+-16, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 026cc1be8681bd68 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -20 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsh w13, [x5, #-44]! with x5 = middle_of_block+-16, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 674094a1f1f871a6 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -44 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsb x13, [x5, #-72]! with x5 = middle_of_block+-16, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 8903429dc60011fa x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -72 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsb w13, [x5, #-56]! with x5 = middle_of_block+-16, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 2752acc8fc4a8119 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -56 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsw x13, [x5], #-24 with x5 = middle_of_block+-16, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 059f35b78686b811 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsh x13, [x5], #-20 with x5 = middle_of_block+-16, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 199fbe0162896025 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -20 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsh w13, [x5], #-44 with x5 = middle_of_block+-16, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 900736310fc037e8 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -44 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsb x13, [x5], #-72 with x5 = middle_of_block+-16, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| c50975e3f31cb340 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -72 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsb w13, [x5], #-56 with x5 = middle_of_block+-16, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 4adb65a9b3c0ee9d x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -56 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LDRS{B,H,W} (simm9, noUpd) |
| ldrsw x13, [x5, #-24] with x5 = middle_of_block+-16, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| e3ef68173ef979fb x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsh x13, [x5, #-20] with x5 = middle_of_block+-16, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 54bae2c06ea881e0 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsh w13, [x5, #-44] with x5 = middle_of_block+-16, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 61b03939c0a975cd x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsb x13, [x5, #-72] with x5 = middle_of_block+-16, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 32b930e96a65fd89 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsb w13, [x5, #-56] with x5 = middle_of_block+-16, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 5eee08eb7529502a x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LDP,STP (immediate, simm7) (FP&VEC) |
| stp q17, q18, [x5, 16] with x5 = middle_of_block+-15, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. bd 4c a2 27 58 b6 cf 33 b0 ec 02 4e cc f7 5d |
| [144] 81 6f 2c 5d 12 32 3e 5e d7 fe 1c a2 88 01 9f 33 |
| [160] 10 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| stp q19, q18, [x5, 32]! with x5 = middle_of_block+-11, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. f6 6f 1e 81 d6 09 02 1b d1 46 55 |
| [160] 8c 95 04 fe d9 a0 72 a8 70 85 36 45 34 12 90 c2 |
| [176] 38 61 c9 6d 5a .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| stp q20, q17, [x5], -48 with x5 = middle_of_block+-7, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. a2 41 aa 2b 45 8f 49 |
| [128] 40 cb 2f 6e 6f ad 6d dc bf 7b fc 5a 14 1b 6f d2 |
| [144] e9 bf cc d2 e1 68 5b 88 c9 .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -48 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| stp d18, d17, [x5, 16] with x5 = middle_of_block+-15, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. 16 31 7c 68 e5 76 f9 30 7b 9d e8 08 b7 66 71 |
| [144] 7e .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| stp d17, d19, [x5, 32]! with x5 = middle_of_block+-11, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. c3 f0 f2 4b b4 31 3e 1a 81 56 08 |
| [160] d0 18 fd a8 ee .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| stp d20, d18, [x5], -48 with x5 = middle_of_block+-7, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. 0a 9c c9 d7 ad 2c 37 |
| [128] 86 b9 a7 1f 66 8d 68 37 e2 .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -48 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| stp s17, s18, [x5, 16] with x5 = middle_of_block+-15, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. 62 fd 3c be d8 63 15 74 .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| stp s19, s18, [x5, 32]! with x5 = middle_of_block+-11, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. 14 3b 0c b2 bd 82 48 0e .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| stp s20, s17, [x5], -48 with x5 = middle_of_block+-7, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. f0 e1 6f b0 c7 a1 |
| [128] c7 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -48 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldp q17, q18, [x5, 16] with x5 = middle_of_block+-15, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| fd4d95acd1d6d139 v17.d[0] (xor, xfer vecreg #1) |
| 9dc81cb46d6f9e7f v17.d[1] (xor, xfer vecreg #1) |
| 63e4be3e036ae755 v18.d[0] (xor, xfer vecreg #2) |
| ad6fc21a5484bfd8 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldp q18, q19, [x5, 32]! with x5 = middle_of_block+-11, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 2efef1c6cb5972fd v18.d[0] (xor, xfer vecreg #2) |
| 9da4185695d7e8e5 v18.d[1] (xor, xfer vecreg #2) |
| e25c4c7939011038 v19.d[0] (xor, xfer vecreg #3) |
| 43369059a19bef16 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldp q19, q20, [x5], -48 with x5 = middle_of_block+-7, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 380867a2b26c5ae9 v19.d[0] (xor, xfer vecreg #3) |
| 84e73db11e0e0988 v19.d[1] (xor, xfer vecreg #3) |
| 95c99a138db8a14c v20.d[0] (xor, xfer vecreg #3) |
| 174ba86c16e0412c v20.d[1] (xor, xfer vecreg #3) |
| -48 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldp d20, d17, [x5, 16] with x5 = middle_of_block+-15, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 6c022f73599d72b7 v17.d[0] (xor, xfer vecreg #1) |
| 45b073c64b910378 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| b04a728a4c36c5e2 v20.d[0] (xor, xfer vecreg #3) |
| ec29d59640307df2 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldp d17, d18, [x5, 32]! with x5 = middle_of_block+-11, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 73ecae0345d336a8 v17.d[0] (xor, xfer vecreg #1) |
| 9a25ef93df18847a v17.d[1] (xor, xfer vecreg #1) |
| 1dabe7985217ffdf v18.d[0] (xor, xfer vecreg #2) |
| 0f24d90dbe67f87b v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldp d18, d19, [x5], -48 with x5 = middle_of_block+-7, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 217dc686c9837fd2 v18.d[0] (xor, xfer vecreg #2) |
| 9156af4f348edd73 v18.d[1] (xor, xfer vecreg #2) |
| 1b69a2b04f690fe0 v19.d[0] (xor, xfer vecreg #3) |
| 1b248b9851b82d7c v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -48 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldp s19, s20, [x5, 16] with x5 = middle_of_block+-15, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 55912fccff3122a8 v19.d[0] (xor, xfer vecreg #3) |
| f388894c63445736 v19.d[1] (xor, xfer vecreg #3) |
| 3c4c9a77caf5f3b6 v20.d[0] (xor, xfer vecreg #3) |
| f0f5b17e7390f59a v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldp s20, s17, [x5, 32]! with x5 = middle_of_block+-11, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 2cc96c1caeac325b v17.d[0] (xor, xfer vecreg #1) |
| 9d8b1950df6462ca v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 333e641331c49978 v20.d[0] (xor, xfer vecreg #3) |
| 08bf6a619a0605a4 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldp s17, s18, [x5], -48 with x5 = middle_of_block+-7, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 37b6725a7bfe8dad v17.d[0] (xor, xfer vecreg #1) |
| 2d88b09804114315 v17.d[1] (xor, xfer vecreg #1) |
| 0fa51cfe6f35ad82 v18.d[0] (xor, xfer vecreg #2) |
| 173f3e9699c5048f v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -48 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LDNP,STNP (immediate, simm7) (FP&VEC, w/ nontemporal hint) |
| stnp q18, q17, [x5, 16] with x5 = middle_of_block+-15, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. ac f7 6b bd cf 03 b0 83 c0 0c 6c d0 aa 77 21 |
| [144] e1 5b 8d a5 c6 ed b2 1f c5 a4 57 80 7c dc 6f f4 |
| [160] 7c .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| stnp d20, d19, [x5, 40] with x5 = middle_of_block+-15, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. d0 29 f0 b5 e3 db a6 |
| [160] 8a c9 9b 24 7a 97 25 d8 38 .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| stnp s19, s18, [x5, 68] with x5 = middle_of_block+-15, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. 5d 4f 97 f2 77 26 3b 92 .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldnp q18, q17, [x5, 16] with x5 = middle_of_block+-15, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 1863e40e9f05a130 v17.d[0] (xor, xfer vecreg #1) |
| fd8da7f4047d4a5c v17.d[1] (xor, xfer vecreg #1) |
| 9c71f3b5951b44fc v18.d[0] (xor, xfer vecreg #2) |
| 57052049100404e8 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldnp d17, d20, [x5, 40] with x5 = middle_of_block+-15, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 1220e3b71285fdad v17.d[0] (xor, xfer vecreg #1) |
| a2c23ccc03f0e73c v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 3aaead59d2783834 v20.d[0] (xor, xfer vecreg #3) |
| 0d3c304b040245f2 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldnp s20, s19, [x5, 68] with x5 = middle_of_block+-15, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| c16cf1011552cae6 v19.d[0] (xor, xfer vecreg #3) |
| 919474a659a09380 v19.d[1] (xor, xfer vecreg #3) |
| 3ed22f5016357402 v20.d[0] (xor, xfer vecreg #3) |
| c880b37125c69a67 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| {LD,ST}R (vector register) |
| str q17, [x5, x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. 05 44 01 d5 a9 6c 4a 4c |
| [144] c3 a4 b0 8c 71 29 81 59 .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str q17, [x5, x6, lsl #4] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. 3c 31 df 65 |
| [ 80] c2 05 e4 42 47 76 bc 1c bf b1 09 4c .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str q17, [x5, w6, uxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] 79 ee 29 c6 43 78 e6 88 5b 65 78 d3 9d ea d6 de |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str q17, [x5, w6, uxtw #4] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. a2 51 33 22 |
| [208] 32 c4 8c 62 5b e4 70 75 f2 0d 29 99 .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str q17, [x5, w6, sxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] e6 b1 03 2d d2 5c f2 41 0a 9c 62 02 b3 0f bc a6 |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str q17, [x5, w6, sxtw #4] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. 5b b6 0f 06 |
| [ 80] d4 47 39 61 60 c4 0c cb 4e f0 d2 5c .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr q17, [x5, x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 3a1f34b078f0286a v17.d[0] (xor, xfer vecreg #1) |
| 0ad552e36bbe546b v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr q17, [x5, x6, lsl #4] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| d9d80c05a86cb0d4 v17.d[0] (xor, xfer vecreg #1) |
| 45fd8dfee4ba7a48 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr q17, [x5, w6, uxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| b383b87d080743c7 v17.d[0] (xor, xfer vecreg #1) |
| c2577edb8650a2a1 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr q17, [x5, w6, uxtw #4] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 79368f7f511fde88 v17.d[0] (xor, xfer vecreg #1) |
| aa443df1996f21cb v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr q17, [x5, w6, sxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| a70c9f6884dc39c4 v17.d[0] (xor, xfer vecreg #1) |
| f25c8a41daf6300b v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr q17, [x5, w6, sxtw #4] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| e21438395dfcd17a v17.d[0] (xor, xfer vecreg #1) |
| 50f742bad0edaecc v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str d17, [x5, x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. d9 84 bc 23 26 89 e9 36 |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str d17, [x5, x6, lsl #3] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. 60 02 e0 c6 |
| [112] d9 93 b3 4b .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str d17, [x5, w6, uxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] 2c 25 49 ef 62 4f 07 3c .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str d17, [x5, w6, uxtw #3] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. 0a e6 13 11 |
| [176] 0b e7 74 6f .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str d17, [x5, w6, sxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] 28 75 3e ef 58 19 85 66 .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str d17, [x5, w6, sxtw #3] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. 7c cf 73 8e |
| [112] 7b 07 ce 0c .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr d17, [x5, x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 67c8a1bc8985c705 v17.d[0] (xor, xfer vecreg #1) |
| 095d12c1d2eff385 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr d17, [x5, x6, lsl #3] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 9f6efacc1c85ccbf v17.d[0] (xor, xfer vecreg #1) |
| b385aca0bf4b9e22 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr d17, [x5, w6, uxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| cc0a66b8049d1ceb v17.d[0] (xor, xfer vecreg #1) |
| 7e79af58033aa46b v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr d17, [x5, w6, uxtw #3] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 40f5582b2ef87247 v17.d[0] (xor, xfer vecreg #1) |
| ae2dfffc22f127b4 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr d17, [x5, w6, sxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 3713dafef7c8742b v17.d[0] (xor, xfer vecreg #1) |
| 86947fa19fa34d52 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr d17, [x5, w6, sxtw #3] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| c830bee01a533a7f v17.d[0] (xor, xfer vecreg #1) |
| 4ca4145bfe843997 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str s17, [x5, x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. 57 21 e8 98 .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str s17, [x5, x6, lsl #2] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. 0d a5 d4 a1 |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str s17, [x5, w6, uxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] 39 a9 0a ae .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str s17, [x5, w6, uxtw #2] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. e9 3b 70 4a |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str s17, [x5, w6, sxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] c4 87 1b 47 .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str s17, [x5, w6, sxtw #2] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. 89 8d 56 12 |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr s17, [x5, x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 41d5efcd0e991556 v17.d[0] (xor, xfer vecreg #1) |
| e9813744a9ef2675 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr s17, [x5, x6, lsl #2] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 451b2698d8e0d47e v17.d[0] (xor, xfer vecreg #1) |
| a5208074ab9d52cc v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr s17, [x5, w6, uxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| b7f65aadfa88cb61 v17.d[0] (xor, xfer vecreg #1) |
| b2fce36c334d89c0 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr s17, [x5, w6, uxtw #2] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 5bd9f1a0bd7ccf88 v17.d[0] (xor, xfer vecreg #1) |
| 54074141c636eda4 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr s17, [x5, w6, sxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| f53a4c057ce75594 v17.d[0] (xor, xfer vecreg #1) |
| cf378107e789a4cc v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr s17, [x5, w6, sxtw #2] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 498cd26f5c579dd3 v17.d[0] (xor, xfer vecreg #1) |
| 667e85d11a7cd18c v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str h17, [x5, x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. 7f 1c .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str h17, [x5, x6, lsl #1] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. 3d 5f .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str h17, [x5, w6, uxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] a0 7b .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str h17, [x5, w6, uxtw #1] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. 9e d1 .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str h17, [x5, w6, sxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] ba e6 .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str h17, [x5, w6, sxtw #1] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. 33 5d .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr h17, [x5, x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 3733d487937542d5 v17.d[0] (xor, xfer vecreg #1) |
| 0220f16fd2a3c604 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr h17, [x5, x6, lsl #1] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| e95cb7ef93461992 v17.d[0] (xor, xfer vecreg #1) |
| 11772a2f28e2b456 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr h17, [x5, w6, uxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 3a8b469137744db7 v17.d[0] (xor, xfer vecreg #1) |
| a07a2ba835945b34 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr h17, [x5, w6, uxtw #1] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| ec32e80181b346fd v17.d[0] (xor, xfer vecreg #1) |
| f41dd9ed7beee1f3 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr h17, [x5, w6, sxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| c4c7ffd277b67519 v17.d[0] (xor, xfer vecreg #1) |
| 50541814802369e6 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr h17, [x5, w6, sxtw #1] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 86bcef991d31288a v17.d[0] (xor, xfer vecreg #1) |
| fa13cb2fc8681760 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str b17, [x5, x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. 51 .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str b17, [x5, x6, lsl #0] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. 91 .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str b17, [x5, w6, uxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] 61 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str b17, [x5, w6, uxtw #0] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] cd .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str b17, [x5, w6, sxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] 0a .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str b17, [x5, w6, sxtw #0] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. 36 .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr b17, [x5, x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| b71c207a21cf0a0a v17.d[0] (xor, xfer vecreg #1) |
| 553b42414d0ad433 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr b17, [x5, x6, lsl #0] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 576aedbed15e47bb v17.d[0] (xor, xfer vecreg #1) |
| f68aa9d2371ac2c0 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr b17, [x5, w6, uxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| c62c182d55ba232c v17.d[0] (xor, xfer vecreg #1) |
| 47f48a0b070e1bc8 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr b17, [x5, w6, uxtw #0] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| c6d70459b09642c3 v17.d[0] (xor, xfer vecreg #1) |
| 8d6fc702421a02a2 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr b17, [x5, w6, sxtw] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 1cdf17d7e6a7491c v17.d[0] (xor, xfer vecreg #1) |
| 0cee45c96b719b9f v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr b17, [x5, w6, sxtw #0] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 8cb8b23afca0daf8 v17.d[0] (xor, xfer vecreg #1) |
| 0864e77407470a14 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LDRS{B,H,W} (integer register, SX) |
| ldrsw x13, [x5,x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 856fec5d1fcac255 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsw x13, [x5,x6, lsl #2] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 49bc957329b5f526 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsw x13, [x5,w6,uxtw #0] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| d866b887ab2179ee x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsw x13, [x5,w6,uxtw #2] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| ea03dd73b1c3ee51 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsw x13, [x5,w6,sxtw #0] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| baf79535c23ad7e8 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsw x13, [x5,w6,sxtw #2] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 54183cdda8472bd1 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsh x13, [x5,x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| e1154c0d5c678774 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsh x13, [x5,x6, lsl #1] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 54f897df8f4deee3 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsh x13, [x5,w6,uxtw #0] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 32d084117f556e17 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsh x13, [x5,w6,uxtw #1] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| f4fd14f36dfa6638 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsh x13, [x5,w6,sxtw #0] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 28f4190eaa774c57 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsh x13, [x5,w6,sxtw #1] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 15869377354ce026 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsh w13, [x5,x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 1306460df86d032d x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsh w13, [x5,x6, lsl #1] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 680d0b32c7a55d9e x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsh w13, [x5,w6,uxtw #0] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| ad03218b72d101ab x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsh w13, [x5,w6,uxtw #1] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| a65ce9ab0463a19e x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsh w13, [x5,w6,sxtw #0] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 168cca2786589cce x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsh w13, [x5,w6,sxtw #1] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| c3072693cce83059 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsb x13, [x5,x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 6f416183058c33d1 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsb x13, [x5,x6, lsl #0] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| dfade08a006c63ec x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsb x13, [x5,w6,uxtw #0] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 283ef8c2d695e2f6 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsb x13, [x5,w6,uxtw #0] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| e40fc5cf7cc4fbc5 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsb x13, [x5,w6,sxtw #0] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 91512308ec6d433e x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsb x13, [x5,w6,sxtw #0] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 966f5125dc24e95b x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsb w13, [x5,x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 55a6fe4fe2a42f1b x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsb w13, [x5,x6, lsl #0] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 70c94709d638cda0 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsb w13, [x5,w6,uxtw #0] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| ab4b8fe649bf686e x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsb w13, [x5,w6,uxtw #0] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| ca9f3b7b8dc30070 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsb w13, [x5,w6,sxtw #0] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 913baf5c4ffaece5 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldrsb w13, [x5,w6,sxtw #0] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| c4924e1d25ba722c x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LDR/STR (immediate, SIMD&FP, unsigned offset) |
| str q17, [x5, #-32] with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] 1a df ce 86 77 39 e9 ec cc bd 2c 31 d2 61 c0 e4 |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str d17, [x5, #-32] with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] 3e aa a6 38 d0 29 f0 10 .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str s17, [x5, #-32] with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] e7 3d 73 54 .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str h17, [x5, #-32] with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] 05 6b .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str b17, [x5, #-32] with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] 88 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr q17, [x5, #-32] with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0119e3ac44783463 v17.d[0] (xor, xfer vecreg #1) |
| 75e709c2a784c7d1 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr d17, [x5, #-32] with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| a5e76f895906b38b v17.d[0] (xor, xfer vecreg #1) |
| cc154357cca832ef v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr s17, [x5, #-32] with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 5baa73cfd960bf35 v17.d[0] (xor, xfer vecreg #1) |
| 249f48da74ee9d60 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr h17, [x5, #-32] with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| ebc9b52256317cc0 v17.d[0] (xor, xfer vecreg #1) |
| 554c2e4eaba05917 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr b17, [x5, #-32] with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 35d9207a220d7c4b v17.d[0] (xor, xfer vecreg #1) |
| a211d8c7f4f18c65 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LDR/STR (immediate, SIMD&FP, pre/post index) |
| str q17, [x5], #-32 with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] cf 57 90 a4 95 88 04 92 cf 79 2f 93 5b fa 98 18 |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str d17, [x5], #-32 with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] 6a 75 ca 05 7f fd 9d d9 .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str s17, [x5], #-32 with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] b6 5a 86 ac .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str h17, [x5], #-32 with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] a2 d4 .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str b17, [x5], #-32 with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] 20 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr q17, [x5], #-32 with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 8e647c8819a0cb22 v17.d[0] (xor, xfer vecreg #1) |
| 5194134631ba2bdf v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr d17, [x5], #-32 with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| f92312f3d743799c v17.d[0] (xor, xfer vecreg #1) |
| 3826ce2647aaabbf v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr s17, [x5], #-32 with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 8599356a43337b6c v17.d[0] (xor, xfer vecreg #1) |
| fdfbad94b3469f9f v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr h17, [x5], #-32 with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| cb86abfa3e48f085 v17.d[0] (xor, xfer vecreg #1) |
| 427c54bbd5574c0b v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr b17, [x5], #-32 with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 74eb3258df25d2dd v17.d[0] (xor, xfer vecreg #1) |
| 4c9da8af320ed858 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str q17, [x5, #-32]! with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] 25 bc 55 91 06 10 32 52 c7 ac c2 3c 47 90 5e 43 |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str d17, [x5, #-32]! with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] c5 ab f4 72 0f 18 f3 d9 .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str s17, [x5, #-32]! with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] ac a5 47 fc .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str h17, [x5, #-32]! with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] c6 78 .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str b17, [x5, #-32]! with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] 05 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr q17, [x5, #-32]! with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 6e66596f446314a9 v17.d[0] (xor, xfer vecreg #1) |
| 0cb796190afeb988 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr d17, [x5, #-32]! with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 3e37d197117befb1 v17.d[0] (xor, xfer vecreg #1) |
| 6913a44d6c76c585 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr s17, [x5, #-32]! with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 5879c692e0f48806 v17.d[0] (xor, xfer vecreg #1) |
| 2a846d762bba52a3 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr h17, [x5, #-32]! with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| e483802e85cfdd51 v17.d[0] (xor, xfer vecreg #1) |
| 1328e620c9790196 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr b17, [x5, #-32]! with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 7b8e33618bfcad4a v17.d[0] (xor, xfer vecreg #1) |
| 6af5f45fc9e7f5b0 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LDUR/STUR (unscaled offset, SIMD&FP) |
| str q17, [x5, #-13] with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. c9 09 c1 88 13 fc 06 6c b4 ae ed ae 8b |
| [144] 5f ca 40 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str d17, [x5, #-13] with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. 1b 3f c9 e8 fb e2 6c 8d .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str s17, [x5, #-13] with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. bd 34 d2 2f .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str h17, [x5, #-13] with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. 6c 47 .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| str b17, [x5, #-13] with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. ea .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr q17, [x5, #-13] with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 43662152a404b939 v17.d[0] (xor, xfer vecreg #1) |
| 7459c2e00c9a57da v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr d17, [x5, #-13] with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 683f58edc2f5f671 v17.d[0] (xor, xfer vecreg #1) |
| fefd66ebdc2d2161 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr s17, [x5, #-13] with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 726ac7656f6fc2cc v17.d[0] (xor, xfer vecreg #1) |
| 4b5928a07f68578d v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr h17, [x5, #-13] with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| d6e2d5dfcae48c3c v17.d[0] (xor, xfer vecreg #1) |
| 6972849d282516d6 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ldr b17, [x5, #-13] with x5 = middle_of_block+16, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| ebe3c4b7c5b2aefa v17.d[0] (xor, xfer vecreg #1) |
| 9c3a5cf75b9a848f v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LDR (literal, SIMD&FP) (entirely MISSING) |
| xyzzy10: ldr s17, xyzzy10 - 8 with x5 = middle_of_block+0, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 76e0f98045156b32 v17.d[0] (xor, xfer vecreg #1) |
| 28a794c29dfbc40c v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| xyzzy11: ldr d17, xyzzy11 + 8 with x5 = middle_of_block+0, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 07cfd3de4a8087e3 v17.d[0] (xor, xfer vecreg #1) |
| 50ab1111717bfaa1 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| xyzzy12: ldr q17, xyzzy12 + 4 with x5 = middle_of_block+0, x6=0 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 04a3c72e55e713a0 v17.d[0] (xor, xfer vecreg #1) |
| 67bbbee861cf4eb2 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LD1/ST1 (multiple 1-elem structs to/from 1 reg |
| st1 {v18.2d}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 75 b4 f8 ea 41 a0 6a 0e 6e 63 47 f2 e4 c5 6f |
| [160] 45 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.2d}, [x5], #16 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 23 6a 6f 3d e8 28 2c |
| [144] ca 2b aa fa 5c 33 13 28 bd .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.2d}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. ab fa ea e8 e7 3d bb 50 27 18 9c c2 33 |
| [128] c3 dc a1 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.1d}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 8f 11 dc 1c fd cb 48 71 .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.1d}, [x5], #8 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 50 34 d5 19 76 a2 df |
| [144] 47 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.1d}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 54 af 11 73 80 73 52 91 .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.4s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 52 0a f9 e8 d3 0f d4 4a 90 c2 aa 6c 9d 64 9e |
| [160] 55 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.4s}, [x5], #16 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. c6 c8 bc 43 4f af 99 |
| [144] c1 1e 81 c6 52 11 e0 fe e1 .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.4s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 03 18 4d 54 bd 94 7c 21 6d 3e dc cd 8f |
| [128] c6 7e 13 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.2s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 9b df ef 4d 25 29 2c 18 .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.2s}, [x5], #8 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. e6 e5 46 3d 53 91 f8 |
| [144] 32 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.2s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. f8 55 a0 6f 60 40 bb 60 .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.8h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 4d d1 5e 4d 51 dc 70 5a b2 d4 11 4e a3 21 1e |
| [160] b7 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.8h}, [x5], #16 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 0d 4c 92 85 65 87 9c |
| [144] 9f 13 3d 3b 04 7e 3e 0a ed .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.8h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 74 86 09 a1 28 18 90 ac 0f d4 72 97 41 |
| [128] 95 f5 a1 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.4h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 46 20 e7 e6 b8 e6 c0 91 .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.4h}, [x5], #8 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 9e bb c1 9e 60 d2 25 |
| [144] 06 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.4h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. b6 cc 88 cb d7 ba 7b 69 .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.16b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 68 0b 28 19 ba 06 3c 3f d2 98 7e 98 f3 fb ed |
| [160] 6e .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.16b}, [x5], #16 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. f7 f5 f1 04 28 b1 33 |
| [144] 65 0b df 59 72 7b 2f 4a e0 .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.16b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. 45 1d cc 2a c8 f9 f3 0a dc 60 20 4a |
| [128] 31 40 4a .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.8b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 90 d2 c3 e8 b6 .. 05 e0 .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.8b}, [x5], #8 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 79 b8 44 3a 9c 66 67 |
| [144] c0 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v18.8b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 90 14 c7 85 e2 e1 8e ae .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.2d}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0e49900e4fabdee1 v18.d[0] (xor, xfer vecreg #2) |
| 980f0cb2ca770e1e v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.2d}, [x5], #16 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 34a0feac46f9c584 v18.d[0] (xor, xfer vecreg #2) |
| bb40d10aa460ab0e v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.2d}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 365ea647ea88f6e5 v18.d[0] (xor, xfer vecreg #2) |
| 15a1ae6f99a97ca2 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.1d}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 06078920d19c0f89 v18.d[0] (xor, xfer vecreg #2) |
| 7f2b0d18312277d4 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.1d}, [x5], #8 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 62424b0ff6d05a98 v18.d[0] (xor, xfer vecreg #2) |
| 33b5d2c7b684bc1f v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.1d}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| ee74ca85e1615385 v18.d[0] (xor, xfer vecreg #2) |
| a652cd051020092c v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.4s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 9de88bf514ee5f19 v18.d[0] (xor, xfer vecreg #2) |
| ef820dbfe7b93530 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.4s}, [x5], #16 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| abe21c41cfd6495c v18.d[0] (xor, xfer vecreg #2) |
| 816a46e081b16a3f v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.4s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 57c9b01240dc49ad v18.d[0] (xor, xfer vecreg #2) |
| 2c7750e593ce4f1d v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.2s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 08a24d1427d79701 v18.d[0] (xor, xfer vecreg #2) |
| 3687ac1f11de5e88 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.2s}, [x5], #8 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 15ef82a359fa23e7 v18.d[0] (xor, xfer vecreg #2) |
| 60c915534ca5ef4c v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.2s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 7851cade28fe17b0 v18.d[0] (xor, xfer vecreg #2) |
| e0d50c8d73de61cb v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.8h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 1dd94589132cbeff v18.d[0] (xor, xfer vecreg #2) |
| 7e7bc165f92233dd v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.8h}, [x5], #16 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 7af92cf06b44f59b v18.d[0] (xor, xfer vecreg #2) |
| eb7f97552c69ea0a v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.8h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| d76c28b287a76a47 v18.d[0] (xor, xfer vecreg #2) |
| e76a33be4d4ca8ef v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.4h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| ce0b83d4fdf6bd68 v18.d[0] (xor, xfer vecreg #2) |
| 94f949499d3fb79c v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.4h}, [x5], #8 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 636c1bed8f0d9165 v18.d[0] (xor, xfer vecreg #2) |
| c24365d11ebba5aa v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.4h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| dedd9db410fa32d5 v18.d[0] (xor, xfer vecreg #2) |
| df0f67d7a3e14b6a v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.16b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| f96b5ff5e25e7c1f v18.d[0] (xor, xfer vecreg #2) |
| effaf2e233a5a64a v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.16b}, [x5], #16 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| f0bdf210ab472b0c v18.d[0] (xor, xfer vecreg #2) |
| 43a7e502819ce40a v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.16b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 666c4c35d6dbee73 v18.d[0] (xor, xfer vecreg #2) |
| 09badcda468fad86 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.8b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| ef021323042b101f v18.d[0] (xor, xfer vecreg #2) |
| f86243743525e5f0 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.8b}, [x5], #8 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| df466fa2055ceac5 v18.d[0] (xor, xfer vecreg #2) |
| bb0422208ca63f17 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v18.8b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0e207f30dacabe39 v18.d[0] (xor, xfer vecreg #2) |
| 05e040c300082ae8 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LD2/ST2 (multiple 2-elem structs to/from 2 regs |
| st2 {v18.2d, v19.2d}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. bc d8 05 33 8b 60 19 1f 40 16 34 68 5e d0 ec |
| [160] 6d 27 b7 ae c3 bf 0f b2 cc b8 01 8b f7 87 44 ba |
| [176] 9d .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.2d, v19.2d}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 15 7e d4 .. 40 52 e5 |
| [144] df 71 58 19 72 48 06 55 43 52 65 32 3e 8c c3 9e |
| [160] d8 0c b5 bc 5c 2e 4f fc a8 .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.2d, v19.2d}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 41 c2 a7 b5 fa de f1 4c 8b 9d 33 b4 65 |
| [128] e3 8d 38 87 5c 81 01 49 47 e6 60 b6 be e4 64 2c |
| [144] ec 0c 60 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.4s, v19.4s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 52 fd 7c 05 bd fc 94 9f 73 3c 4d aa 4d fa fd |
| [160] 4a 59 5d 3d 04 1d e9 99 65 0f 26 c3 b8 d9 5b ed |
| [176] d5 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.4s, v19.4s}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. cf e1 5c cb 12 a4 a1 |
| [144] 33 d0 4a 42 94 53 d7 38 e0 05 81 7d cc 18 b1 bc |
| [160] 33 44 20 28 5f 82 ad 73 9a .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.4s, v19.4s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 52 bb 2d bb b0 56 20 2f 2c e2 f2 25 84 |
| [128] d3 9a a9 05 0d 60 6f b3 a2 a3 d5 14 26 73 b6 c2 |
| [144] 19 8d cd .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.2s, v19.2s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 91 bd 2c 71 b8 74 64 03 d2 86 f1 0b 56 18 04 |
| [160] a1 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.2s, v19.2s}, [x5], #16 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. d1 0b 68 e7 da 2f 9e |
| [144] 05 9e cc 4b 98 4a 39 0a 9c .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.2s, v19.2s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 68 68 ca 1a 74 1a 3a 21 b4 ff 40 19 e3 |
| [128] 43 de e4 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.8h, v19.8h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 56 5b 18 58 be 0f 0f 95 77 4e a4 44 8f 6a 9f |
| [160] 72 79 e7 d9 ea 13 3e ef f9 61 a3 20 35 d3 23 01 |
| [176] c2 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.8h, v19.8h}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 7c c0 2a 44 6d 07 0f |
| [144] c9 b4 d9 07 37 c8 bc ea f5 c9 3c 4f 03 c1 53 ea |
| [160] 5d b2 08 f9 75 84 02 b9 ac .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.8h, v19.8h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. c6 e9 15 06 79 c1 f8 7c d8 49 66 43 c1 |
| [128] 08 57 cd c9 23 a3 1e 83 38 73 1d 9a 2a 65 8a 9d |
| [144] bc 70 cc .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.4h, v19.4h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 84 14 86 fb c8 8b f3 15 82 13 37 3f e9 84 70 |
| [160] be .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.4h, v19.4h}, [x5], #16 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 30 bf 19 8c 93 86 d4 |
| [144] c0 b1 6f 28 5d d9 f6 f8 6f .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.4h, v19.4h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. ab 5f 10 ed bb 9c 18 dc 19 20 7e b9 84 |
| [128] 4e 06 40 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.16b, v19.16b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. f9 f2 61 b9 64 78 86 42 14 63 a9 8d 17 ff 6d |
| [160] 83 14 86 ff c3 d9 f4 08 ef e8 4d 6c dd c7 60 69 |
| [176] 05 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.16b, v19.16b}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 4c c3 e9 82 dc da d8 |
| [144] 29 35 09 45 ca 30 a2 58 87 8d ed f6 cf ac 99 1e |
| [160] fe 59 7c .. be f5 43 7e a6 .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.16b, v19.16b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 56 04 e0 0c f9 7a 12 e5 f8 b6 c2 18 9f |
| [128] 0b 98 1f 41 4d f0 7e e3 02 9e ee ef 7e f2 d7 80 |
| [144] fe 78 26 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.8b, v19.8b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 96 d6 47 b0 92 33 a9 dc 4b 80 b4 8e 5a fe 35 |
| [160] c3 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.8b, v19.8b}, [x5], #16 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 32 f9 ee c7 c9 b4 aa |
| [144] 44 e1 cb 37 5f 8c b3 d6 be .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.8b, v19.8b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 06 ca 56 63 95 90 2d 35 f4 87 f8 a0 b2 |
| [128] ce 7e 4b .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.2d, v19.2d}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 631009fa91e5bfc5 v18.d[0] (xor, xfer vecreg #2) |
| 1baf3da670ac0a56 v18.d[1] (xor, xfer vecreg #2) |
| 8c66ce590571b73f v19.d[0] (xor, xfer vecreg #3) |
| 6e5baf8b3c66bf59 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.2d, v19.2d}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 4d978be88fe41cc3 v18.d[0] (xor, xfer vecreg #2) |
| a4c6f7100676d9d1 v18.d[1] (xor, xfer vecreg #2) |
| 758b34262ec0228a v19.d[0] (xor, xfer vecreg #3) |
| 992442f5ccf2ae68 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.2d, v19.2d}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| e13595e2b6644802 v18.d[0] (xor, xfer vecreg #2) |
| 9314298cf00feeb1 v18.d[1] (xor, xfer vecreg #2) |
| a2d6756680ee0860 v19.d[0] (xor, xfer vecreg #3) |
| 25d12d1e237e6a91 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.4s, v19.4s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| bf0e162eef0e6948 v18.d[0] (xor, xfer vecreg #2) |
| d857f40e374c7b7d v18.d[1] (xor, xfer vecreg #2) |
| 535864d7aab59b97 v19.d[0] (xor, xfer vecreg #3) |
| dfd451e6e8a6089d v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.4s, v19.4s}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 4c1e535203a7b83e v18.d[0] (xor, xfer vecreg #2) |
| f1449bd19ba96423 v18.d[1] (xor, xfer vecreg #2) |
| 9680b8836ddb4928 v19.d[0] (xor, xfer vecreg #3) |
| 9198c190f49ca9cf v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.4s, v19.4s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| b0e3894384dcc684 v18.d[0] (xor, xfer vecreg #2) |
| 16c1c9768603a8f3 v18.d[1] (xor, xfer vecreg #2) |
| 042e9a492a80e8ca v19.d[0] (xor, xfer vecreg #3) |
| 49eff04a5f92c4b4 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.2s, v19.2s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 5eddc16846dce323 v18.d[0] (xor, xfer vecreg #2) |
| 6c88bd08080c49f2 v18.d[1] (xor, xfer vecreg #2) |
| 5d83aa5cbf022b85 v19.d[0] (xor, xfer vecreg #3) |
| fc8a95dea2de3051 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.2s, v19.2s}, [x5], #16 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 90949771458fcab5 v18.d[0] (xor, xfer vecreg #2) |
| 88915e9afe55b2c8 v18.d[1] (xor, xfer vecreg #2) |
| 216d7bb249df7fac v19.d[0] (xor, xfer vecreg #3) |
| f85bb13a277ade8f v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.2s, v19.2s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| eee870ac4884e95f v18.d[0] (xor, xfer vecreg #2) |
| 246bf67a8897e420 v18.d[1] (xor, xfer vecreg #2) |
| afede95530de958e v19.d[0] (xor, xfer vecreg #3) |
| d96b9a04065d8b4d v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.8h, v19.8h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| a1507328e506c928 v18.d[0] (xor, xfer vecreg #2) |
| 10d1b20d64249f81 v18.d[1] (xor, xfer vecreg #2) |
| 8455f5b29d25abfe v19.d[0] (xor, xfer vecreg #3) |
| 781a9cda02c96a32 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.8h, v19.8h}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 31d4497811d9fd6e v18.d[0] (xor, xfer vecreg #2) |
| 0e93842c42f39ac0 v18.d[1] (xor, xfer vecreg #2) |
| 76e9419ab45e8d1e v19.d[0] (xor, xfer vecreg #3) |
| 7c99d1d4d228e8b1 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.8h, v19.8h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 1e7f4d033fe2680c v18.d[0] (xor, xfer vecreg #2) |
| bf554b127ea88416 v18.d[1] (xor, xfer vecreg #2) |
| 95b2b2eac308efe2 v19.d[0] (xor, xfer vecreg #3) |
| 24f7e58c41bf8805 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.4h, v19.4h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| a49f5c806e3e78a4 v18.d[0] (xor, xfer vecreg #2) |
| d61ac79fcb6f4a26 v18.d[1] (xor, xfer vecreg #2) |
| fc87ff32bcdc7049 v19.d[0] (xor, xfer vecreg #3) |
| 9c3e0af95bc6fad8 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.4h, v19.4h}, [x5], #16 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| a0fba4f96abe4190 v18.d[0] (xor, xfer vecreg #2) |
| e75b8c35f69c80f5 v18.d[1] (xor, xfer vecreg #2) |
| 24f544470c23ab5d v19.d[0] (xor, xfer vecreg #3) |
| f1db4e0eba1bb903 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.4h, v19.4h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| d8b62f30d73c4b7e v18.d[0] (xor, xfer vecreg #2) |
| 10269f91cefc563e v18.d[1] (xor, xfer vecreg #2) |
| cebfacecf126ae52 v19.d[0] (xor, xfer vecreg #3) |
| c36fb6078cef4ea7 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.16b, v19.16b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 756a30453ee3ebb9 v18.d[0] (xor, xfer vecreg #2) |
| 392a7695a1f15215 v18.d[1] (xor, xfer vecreg #2) |
| c0c25a82892b4418 v19.d[0] (xor, xfer vecreg #3) |
| 20c2fc8eb7ad7759 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.16b, v19.16b}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 46d75ee10e50be09 v18.d[0] (xor, xfer vecreg #2) |
| 994cc14d4dc6d220 v18.d[1] (xor, xfer vecreg #2) |
| 969f2359b0eb186b v19.d[0] (xor, xfer vecreg #3) |
| 32b896c1705b24b2 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.16b, v19.16b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| a6672f4bcbec37f6 v18.d[0] (xor, xfer vecreg #2) |
| 7450e1a0dd2c875c v18.d[1] (xor, xfer vecreg #2) |
| 8c0e66b914290533 v19.d[0] (xor, xfer vecreg #3) |
| 67572f0b71027756 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.8b, v19.8b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| ea98b281313421cb v18.d[0] (xor, xfer vecreg #2) |
| e6c4ce573a77bfb9 v18.d[1] (xor, xfer vecreg #2) |
| 5613a66010db7c60 v19.d[0] (xor, xfer vecreg #3) |
| 3a81956e994bcf77 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.8b, v19.8b}, [x5], #16 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| cf5562a648136f14 v18.d[0] (xor, xfer vecreg #2) |
| 7d8cc7c12bd9d151 v18.d[1] (xor, xfer vecreg #2) |
| be735c3995e0589e v19.d[0] (xor, xfer vecreg #3) |
| 783a100b63a9af60 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.8b, v19.8b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| decc42007498c7bf v18.d[0] (xor, xfer vecreg #2) |
| c397656ae2a55c5c v18.d[1] (xor, xfer vecreg #2) |
| 416bc056bf64fd24 v19.d[0] (xor, xfer vecreg #3) |
| cba20805b6be3db9 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LD3/ST3 (multiple 3-elem structs to/from 3 regs |
| st3 {v17.2d, v18.2d, v19.2d}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 0b a1 c8 ad f8 46 cd b5 91 b2 ac a8 2a 8f 92 |
| [160] 64 f2 dc eb 72 a2 cf 3a ea 21 c1 53 f1 d5 85 47 |
| [176] 01 51 60 3c 54 46 dc ad a1 cb c0 95 2b 55 23 db |
| [192] d8 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.2d, v18.2d, v19.2d}, [x5], #48 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 52 b1 73 83 ac fb 7e |
| [144] 9e d2 85 04 88 bf 16 3f d9 30 b7 55 77 8d be 41 |
| [160] 3e 37 ff f0 7a 11 c9 50 3f 07 a8 69 3b 3e 61 a4 |
| [176] e3 11 a9 53 d2 4e 34 9b 17 .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 48 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.2d, v18.2d, v19.2d}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. ba 29 24 98 09 69 2a ae d7 ed ad 7a bd |
| [128] 70 ac 7a 42 73 4d 2d ab 3f ec 8d 69 8f 60 d8 c0 |
| [144] 18 ef 14 af c7 f1 90 6f 6a ee 2d 16 2e e5 cd e0 |
| [160] 72 cf c6 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.4s, v18.4s, v19.4s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. fb 1f 34 89 d2 87 05 28 a3 e1 da 63 db ba 7c |
| [160] 30 e7 73 96 15 16 18 b7 1e 8d c3 b5 9c 79 e4 09 |
| [176] ba 1f 76 c3 f5 6c 3b c7 c1 7a 2d 56 ea cf 7c ca |
| [192] 09 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.4s, v18.4s, v19.4s}, [x5], #48 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. ef 45 99 4f 71 91 5f |
| [144] dc ba 10 99 a5 6f be 68 5a 07 fd 5f 2c 89 98 8e |
| [160] 45 7e e7 09 5d fc 80 e3 0e ea 0e 28 01 b5 c8 f8 |
| [176] 86 67 13 2c 38 3a 7a 74 cd .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 48 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.4s, v18.4s, v19.4s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. e7 2c 25 cd 39 ae e7 cc 6a db e0 bd 6f |
| [128] b9 08 f6 1a 3e ae c9 8b 34 22 38 c2 be cf 88 ac |
| [144] 40 91 6c d4 6a 70 c5 c7 26 20 70 f9 5b db 51 8a |
| [160] 0d 8b f1 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.2s, v18.2s, v19.2s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 83 60 17 b5 fa fb db b9 b4 6e de 52 4a cf ca |
| [160] 75 43 76 02 e6 15 d8 30 06 .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.2s, v18.2s, v19.2s}, [x5], #24 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. c2 c9 7f 22 cf 50 ec |
| [144] 32 04 04 b0 da 6d 32 33 ed 2a 9d f9 91 81 a7 70 |
| [160] c7 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.2s, v18.2s, v19.2s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 4a 49 bb 50 95 a8 76 d8 3a a9 f0 4a e1 |
| [128] ac a4 41 ec ea 20 ea f0 24 2d a2 .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.8h, v18.8h, v19.8h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 80 a4 a8 57 9c 59 7f 6f d2 fb f4 50 11 a3 e9 |
| [160] f6 7d 63 5c 08 11 31 c5 24 0a d2 b4 54 c8 1b 89 |
| [176] d2 a2 b1 29 15 2d 1e fc 83 a1 d8 65 06 cd 44 60 |
| [192] eb .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.8h, v18.8h, v19.8h}, [x5], #48 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 2b fc 29 15 c5 d3 4a |
| [144] 2c b5 7b 41 73 14 81 74 1e b1 32 22 5b ff 0d 86 |
| [160] c2 31 68 63 80 e5 0d 66 ef a5 f7 25 5d 6c 2c d4 |
| [176] 46 a1 db 6c b0 67 3d 46 28 .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 48 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.8h, v18.8h, v19.8h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 21 a1 d7 0e 34 bf c2 7c ce 46 68 bc 6d |
| [128] 0b 78 4e b7 4e 0c 92 e2 6b 8e 2b 2d 03 c4 d9 79 |
| [144] 54 ac bf 3b 21 ce ba 0f c5 88 f4 2b c2 c4 23 d9 |
| [160] 22 bf ff .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.4h, v18.4h, v19.4h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. d2 29 65 d9 6b 11 54 46 6c 33 3c dd 0f 79 e3 |
| [160] 70 94 5c 70 f4 38 48 96 f8 .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.4h, v18.4h, v19.4h}, [x5], #24 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 8d 9e de 43 72 6e b0 |
| [144] 65 37 ea ed 6f c4 70 84 9f 36 61 01 35 e9 4f 72 |
| [160] 37 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.4h, v18.4h, v19.4h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. ad 53 07 d9 78 .. 15 c6 6d ca c7 73 53 |
| [128] f6 d2 90 ce 9c f3 2d b5 fc c3 32 .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.16b, v18.16b, v19.16b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 5b f5 96 38 74 cd 80 d7 db 4e 48 79 24 de 71 |
| [160] d5 0e 60 be 50 43 cd 37 .. 35 b2 c1 8a 79 03 44 |
| [176] 9f ad 5b a7 cb a6 c7 49 76 5b 25 02 6e 7e dd 65 |
| [192] 7a .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.16b, v18.16b, v19.16b}, [x5], #48 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 44 f9 ec 5a 54 cb 06 |
| [144] ae 59 84 6a d0 dc d9 32 16 bd c7 61 3c 56 20 69 |
| [160] 27 97 d8 e8 c6 af d1 2f f0 e7 d4 13 21 9e 28 ab |
| [176] 9e 7b ff ff 60 08 68 d1 c3 .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 48 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.16b, v18.16b, v19.16b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 2d 21 df c3 68 78 87 a0 3e e2 d6 cd d4 |
| [128] 4f 22 4e a6 dc 80 01 37 10 e4 18 e1 df e4 52 c2 |
| [144] 61 45 e9 05 67 f2 ba b9 66 b6 24 92 6e e1 0b 9b |
| [160] 55 10 80 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.8b, v18.8b, v19.8b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. f9 dc 4c 25 64 8d 62 13 07 24 9e a5 32 30 f1 |
| [160] 67 31 6d a3 d4 d3 be 92 bd .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.8b, v18.8b, v19.8b}, [x5], #24 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. b2 41 b3 7f ef 68 2c |
| [144] b0 06 7e 35 94 be ef e0 fb 78 e4 23 89 41 e6 3a |
| [160] 90 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.8b, v18.8b, v19.8b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. e1 4a ef 56 6c 08 da 48 a9 e8 57 2d 2f |
| [128] c1 ee ee 64 ee 74 01 75 07 54 3d .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.2d, v18.2d, v19.2d}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 2d3faa0dc364fe94 v17.d[0] (xor, xfer vecreg #1) |
| 88387ae0e7221a30 v17.d[1] (xor, xfer vecreg #1) |
| f8458a1f82380056 v18.d[0] (xor, xfer vecreg #2) |
| 96ba1ba260d0af61 v18.d[1] (xor, xfer vecreg #2) |
| 57742ff0e2139144 v19.d[0] (xor, xfer vecreg #3) |
| f428aa3dcb0ed1cb v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.2d, v18.2d, v19.2d}, [x5], #48 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 774a86e91f5fadf8 v17.d[0] (xor, xfer vecreg #1) |
| 0dc9208f66296ab0 v17.d[1] (xor, xfer vecreg #1) |
| 37efe2292e750afe v18.d[0] (xor, xfer vecreg #2) |
| de6bf343474d28fc v18.d[1] (xor, xfer vecreg #2) |
| 95b6fc4e0a4121ed v19.d[0] (xor, xfer vecreg #3) |
| e131b53ad6b1b1e5 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 48 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.2d, v18.2d, v19.2d}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 24ca6f1117eb5a7d v17.d[0] (xor, xfer vecreg #1) |
| 4cea9f43e32a5060 v17.d[1] (xor, xfer vecreg #1) |
| dea66da250062733 v18.d[0] (xor, xfer vecreg #2) |
| 4cce89c5bae3f6f4 v18.d[1] (xor, xfer vecreg #2) |
| 01e1740747c4a942 v19.d[0] (xor, xfer vecreg #3) |
| 8c088b503a15d685 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.4s, v18.4s, v19.4s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| b16654fbb6532e0a v17.d[0] (xor, xfer vecreg #1) |
| 8c9e30a10f5e8472 v17.d[1] (xor, xfer vecreg #1) |
| 106896883ef86545 v18.d[0] (xor, xfer vecreg #2) |
| e720d0f77e8c8962 v18.d[1] (xor, xfer vecreg #2) |
| aece256f683ebe23 v19.d[0] (xor, xfer vecreg #3) |
| 12e8a4f411d8f102 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.4s, v18.4s, v19.4s}, [x5], #48 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 8b5476e5847683f7 v17.d[0] (xor, xfer vecreg #1) |
| b09777e38635d9d0 v17.d[1] (xor, xfer vecreg #1) |
| 83dfaecfc9b9c1e0 v18.d[0] (xor, xfer vecreg #2) |
| d2ef4ccbfc88b738 v18.d[1] (xor, xfer vecreg #2) |
| 503955345a56b2e2 v19.d[0] (xor, xfer vecreg #3) |
| 84f804e2eadf0605 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 48 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.4s, v18.4s, v19.4s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 735de39a45a32039 v17.d[0] (xor, xfer vecreg #1) |
| c6dd5953e234d8cb v17.d[1] (xor, xfer vecreg #1) |
| 135e647bfd30f538 v18.d[0] (xor, xfer vecreg #2) |
| 715407d427e8720a v18.d[1] (xor, xfer vecreg #2) |
| 4516a0c6fcfa1126 v19.d[0] (xor, xfer vecreg #3) |
| d6cb7312471fd57a v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.2s, v18.2s, v19.2s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 803c941aa5e8ac15 v17.d[0] (xor, xfer vecreg #1) |
| 4e1e7b0f68a4eaef v17.d[1] (xor, xfer vecreg #1) |
| 4f60485893954416 v18.d[0] (xor, xfer vecreg #2) |
| 190aec8d9ee8e9d7 v18.d[1] (xor, xfer vecreg #2) |
| 32b6dec8811a2fa3 v19.d[0] (xor, xfer vecreg #3) |
| 59d0ac9ab1b7c699 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.2s, v18.2s, v19.2s}, [x5], #24 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| dbe2906a92d6be3a v17.d[0] (xor, xfer vecreg #1) |
| 6c0e0fc546956b0e v17.d[1] (xor, xfer vecreg #1) |
| c3ec56b77fef30cf v18.d[0] (xor, xfer vecreg #2) |
| b929d64dde033b8e v18.d[1] (xor, xfer vecreg #2) |
| e892cbd65a46a7a3 v19.d[0] (xor, xfer vecreg #3) |
| 94c32d11fdf03864 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.2s, v18.2s, v19.2s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 3faa25263e04b54f v17.d[0] (xor, xfer vecreg #1) |
| 4bebac731a38e7fa v17.d[1] (xor, xfer vecreg #1) |
| 0514cbbaaf35b64e v18.d[0] (xor, xfer vecreg #2) |
| 00231fa35a9f3c8f v18.d[1] (xor, xfer vecreg #2) |
| 64c9f1763a5bf0ba v19.d[0] (xor, xfer vecreg #3) |
| dcffe33c4afa9177 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.8h, v18.8h, v19.8h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 4b5e8c99b4b2415a v17.d[0] (xor, xfer vecreg #1) |
| 780d30df8f50a9d0 v17.d[1] (xor, xfer vecreg #1) |
| 4ebaf1d0f61572e4 v18.d[0] (xor, xfer vecreg #2) |
| 5029c936cf63c647 v18.d[1] (xor, xfer vecreg #2) |
| 44b0070d18374c3b v19.d[0] (xor, xfer vecreg #3) |
| 36f5fe1daa614fed v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.8h, v18.8h, v19.8h}, [x5], #48 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 88841e664aee9633 v17.d[0] (xor, xfer vecreg #1) |
| aa955b25cb24d99b v17.d[1] (xor, xfer vecreg #1) |
| 1052ded67eff9950 v18.d[0] (xor, xfer vecreg #2) |
| 8eb051222088d43a v18.d[1] (xor, xfer vecreg #2) |
| 1a8f821d92d5a829 v19.d[0] (xor, xfer vecreg #3) |
| 41db8f01cdbeff00 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 48 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.8h, v18.8h, v19.8h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 6f5e193b56622541 v17.d[0] (xor, xfer vecreg #1) |
| 38002d324c5e2378 v17.d[1] (xor, xfer vecreg #1) |
| 54c4d4b0cf1a50b9 v18.d[0] (xor, xfer vecreg #2) |
| 66b59229204aa411 v18.d[1] (xor, xfer vecreg #2) |
| cc83ea85a731b5cb v19.d[0] (xor, xfer vecreg #3) |
| 9e9948c68f762904 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.4h, v18.4h, v19.4h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 8a3b669d76e2280a v17.d[0] (xor, xfer vecreg #1) |
| 9ea5457459da6833 v17.d[1] (xor, xfer vecreg #1) |
| a759d5fac3ddb273 v18.d[0] (xor, xfer vecreg #2) |
| f09cc471f72df209 v18.d[1] (xor, xfer vecreg #2) |
| 776849cca2cf9805 v19.d[0] (xor, xfer vecreg #3) |
| cdcc978ae949c027 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.4h, v18.4h, v19.4h}, [x5], #24 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 194f3a08cbbac75f v17.d[0] (xor, xfer vecreg #1) |
| 3c69692ab80ce208 v17.d[1] (xor, xfer vecreg #1) |
| 4a8c4924a068df7a v18.d[0] (xor, xfer vecreg #2) |
| 752442e55d5d8069 v18.d[1] (xor, xfer vecreg #2) |
| 4c4ab284d9277688 v19.d[0] (xor, xfer vecreg #3) |
| 51bcb069ff6cb390 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.4h, v18.4h, v19.4h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 3d9dcdfbefd6b64c v17.d[0] (xor, xfer vecreg #1) |
| 34d1ed5126282ea1 v17.d[1] (xor, xfer vecreg #1) |
| aa4bcbca2496574c v18.d[0] (xor, xfer vecreg #2) |
| 393d76681846960c v18.d[1] (xor, xfer vecreg #2) |
| 428cd7af9ba7dc0b v19.d[0] (xor, xfer vecreg #3) |
| 7bab55752f966438 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.16b, v18.16b, v19.16b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 2f9e965821b52f76 v17.d[0] (xor, xfer vecreg #1) |
| 6ead20a428075a81 v17.d[1] (xor, xfer vecreg #1) |
| 4d500c86c51fe7ec v18.d[0] (xor, xfer vecreg #2) |
| 9a181bf39dae3ce5 v18.d[1] (xor, xfer vecreg #2) |
| 07c3f0777fb6a1a0 v19.d[0] (xor, xfer vecreg #3) |
| 4eb9dd7d32fc84f3 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.16b, v18.16b, v19.16b}, [x5], #48 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 79d3ab828f65b1cd v17.d[0] (xor, xfer vecreg #1) |
| 836d5fa616c51d0f v17.d[1] (xor, xfer vecreg #1) |
| 6a6d1ddbbc0a5208 v18.d[0] (xor, xfer vecreg #2) |
| 30ff03d917311c32 v18.d[1] (xor, xfer vecreg #2) |
| 1b39f791acad92c9 v19.d[0] (xor, xfer vecreg #3) |
| ca4bd2643f40bd4e v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 48 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.16b, v18.16b, v19.16b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 64bb874258232194 v17.d[0] (xor, xfer vecreg #1) |
| 2332c7b1d4b4a960 v17.d[1] (xor, xfer vecreg #1) |
| e19ef568b134ee2b v18.d[0] (xor, xfer vecreg #2) |
| 372b42a3fb37b228 v18.d[1] (xor, xfer vecreg #2) |
| 40cbb2cf2e8d6615 v19.d[0] (xor, xfer vecreg #3) |
| 426df11fc331ac35 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.8b, v18.8b, v19.8b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 7b2f0b2ff6f1d93c v17.d[0] (xor, xfer vecreg #1) |
| dbea95e3bddd6240 v17.d[1] (xor, xfer vecreg #1) |
| ea5a8b3ae782cb00 v18.d[0] (xor, xfer vecreg #2) |
| 0d6639969d370fbb v18.d[1] (xor, xfer vecreg #2) |
| 5d692c7179f4451b v19.d[0] (xor, xfer vecreg #3) |
| e07837f4469865ee v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.8b, v18.8b, v19.8b}, [x5], #24 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| ada377ebb977144f v17.d[0] (xor, xfer vecreg #1) |
| 8bd358692f9fe49a v17.d[1] (xor, xfer vecreg #1) |
| efbc3776ae301641 v18.d[0] (xor, xfer vecreg #2) |
| 07a55a8fb9cce995 v18.d[1] (xor, xfer vecreg #2) |
| 3ba157ca3fcdd2a3 v19.d[0] (xor, xfer vecreg #3) |
| 3db3f80bb6f4e9c3 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.8b, v18.8b, v19.8b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| f6d2a1b67f9c7190 v17.d[0] (xor, xfer vecreg #1) |
| 2c17d4d8c78510b0 v17.d[1] (xor, xfer vecreg #1) |
| 264479c7969336e5 v18.d[0] (xor, xfer vecreg #2) |
| d82e8a0e425124a9 v18.d[1] (xor, xfer vecreg #2) |
| 64296b0536be31bd v19.d[0] (xor, xfer vecreg #3) |
| d8a69cc8588f02d1 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LD4/ST4 (multiple 4-elem structs to/from 4 regs |
| st4 {v17.2d, v18.2d, v19.2d, v20.2d}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. f8 ae 93 20 0e ce 21 6f d6 44 c2 10 55 18 13 |
| [160] 5b 91 16 73 c4 cb 40 37 19 8e e1 b0 13 9d 04 b4 |
| [176] f4 06 13 92 48 2c 9a 8d 56 25 60 82 8c 6f 5a a3 |
| [192] 7a ba 88 9b 1f 15 71 27 d3 f4 f2 ee c1 8d c3 cb |
| [208] 14 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.2d, v18.2d, v19.2d, v20.2d}, [x5], #64 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. d7 eb 5d 89 6f dc ad |
| [144] 84 f5 3c 7b c7 34 66 f4 79 a2 fc ad 54 4f 55 fc |
| [160] 03 9d 3c e9 a8 e6 d6 77 2e d1 45 5e c4 21 9a 44 |
| [176] c4 02 3b d6 74 71 56 e3 3a a5 e9 90 e6 11 17 88 |
| [192] 10 3e 07 8b 7b 6f 33 6f bd .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 64 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.2d, v18.2d, v19.2d, v20.2d}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. e9 29 d9 a4 f3 60 2d a4 53 88 2c e6 6b |
| [128] ae a4 99 22 4d f1 11 5b 72 9c 37 eb 49 7e fa ba |
| [144] 32 e2 3e .. 0f e7 89 f2 2d 02 f1 cb ab 2a ff 71 |
| [160] 07 2f a4 3a fa 9b 46 a0 5b 8f a1 6b 37 5a e0 7d |
| [176] 9a 3a d2 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.4s, v18.4s, v19.4s, v20.4s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. ba 8f 64 5c eb c9 08 ee fb 54 09 cd 5d 9d 5b |
| [160] 47 4d 24 72 66 35 32 f3 7e ee 3b 87 61 ca 16 4b |
| [176] 26 af cf 38 31 26 81 70 0c 55 3f 0f f6 ec c9 dd |
| [192] 4b 74 b2 53 ee 95 d4 8e 3e d7 e7 59 55 8a cf 6d |
| [208] 15 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.4s, v18.4s, v19.4s, v20.4s}, [x5], #64 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 92 d8 67 1d a6 25 b3 |
| [144] 73 d1 01 1a 11 e8 74 94 e1 d5 63 83 8c 43 e8 3b |
| [160] 33 96 3f 66 64 53 69 79 de 9c 7b f4 85 3f d8 bd |
| [176] 72 8b af f0 ee 34 7d .. 0d 22 94 dc 7e a2 d6 c4 |
| [192] bc 92 8d 67 82 14 ef 73 7a .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 64 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.4s, v18.4s, v19.4s, v20.4s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. b6 fc f4 ba 5e de a4 11 c2 1b 62 44 59 |
| [128] df fb bb 1a 9b 96 2d 0f 6e 65 46 b9 7f 0e ea 3f |
| [144] 40 32 85 8a a1 38 28 6d da 90 8f 25 09 dc e4 01 |
| [160] 69 17 15 70 da 85 f1 f7 8d f6 a8 27 34 fd 14 bb |
| [176] 0c 2b e7 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.2s, v18.2s, v19.2s, v20.2s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 52 b2 6d e7 f0 88 57 30 c8 66 6b 0e 97 5b 02 |
| [160] ac c4 95 ef 6c 43 2c e3 d8 37 50 de 93 02 3d 26 |
| [176] 52 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.2s, v18.2s, v19.2s, v20.2s}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. c5 34 f0 b6 90 06 98 |
| [144] bf e4 2f cd bd 87 7c 91 94 fa 2a 36 fd 10 49 7b |
| [160] 5c 4c 5e 53 af de ef f9 6c .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.2s, v18.2s, v19.2s, v20.2s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 37 a8 a2 5d 0d 17 48 16 aa 2a 95 73 6c |
| [128] 6a 13 31 eb 06 c0 47 cc 31 35 6c 1b 9f a7 02 a2 |
| [144] df 38 88 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.8h, v18.8h, v19.8h, v20.8h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 9f 59 7c 11 3d d2 5c a1 f0 74 87 7c 9e ae 6c |
| [160] e3 8d 1c 32 46 0b 1c 6f 75 07 0f af f1 3c ca e8 |
| [176] 78 e2 09 5b 17 37 41 d3 f5 bb ea 5c 44 8f 4f 3f |
| [192] 2d 20 bf 0d 4f 56 87 4f e8 7f db 21 cc e7 ab d4 |
| [208] d6 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.8h, v18.8h, v19.8h, v20.8h}, [x5], #64 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. cc c0 ab 2b b4 ee c9 |
| [144] ce 32 5d af 2d f6 e9 8c fe 14 33 ef 63 03 1e ef |
| [160] 3c 59 c4 8c 91 94 74 17 5a 73 b4 ea 5d 14 e8 fd |
| [176] 78 1d 0f 66 45 67 f8 18 50 3e fa 89 f1 df 0c 23 |
| [192] b8 dc 60 38 0c 21 ef cb e6 .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 64 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.8h, v18.8h, v19.8h, v20.8h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. ae 4f 57 90 b7 96 7c 79 3c 0a bb 6a 92 |
| [128] fe 8f ab fd ee 78 f6 72 fb f7 2f 9d 66 01 a0 dd |
| [144] 3f f4 27 98 d1 e1 3f 18 8d b5 2b 42 49 1e 6a 2a |
| [160] 6b a8 cb 2a cf bd b3 4c 54 7c 3c 1b c9 fb 03 f0 |
| [176] 75 06 96 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.4h, v18.4h, v19.4h, v20.4h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 82 c1 5b f6 e5 c1 59 bd 39 01 7e 2b a8 cb 7a |
| [160] 2f 49 b8 10 32 b6 54 6a c8 41 e5 13 07 6e bf 2f |
| [176] 99 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.4h, v18.4h, v19.4h, v20.4h}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 0c 3b 41 64 e7 97 66 |
| [144] a9 5a 29 f2 82 04 ce e3 e1 41 ff 7d d1 b6 75 2b |
| [160] 06 b4 d3 e2 db 72 74 f3 27 .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.4h, v18.4h, v19.4h, v20.4h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 58 10 9c 7f cb 84 13 1d 3b c4 60 36 33 |
| [128] 0a af 4a 51 35 ac 6e 30 9e 40 dc 22 6e a5 6b d0 |
| [144] 07 66 41 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.16b, v18.16b, v19.16b, v20.16b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. db ea 35 91 65 c3 5a 17 dc 19 02 04 f2 cb 33 |
| [160] cc 99 5b 0c b8 ce 0c f8 5c c8 14 98 79 c5 75 13 |
| [176] b3 bf 52 5f ba 2c af 57 80 04 a8 fd 45 3c ad b3 |
| [192] 5f ae 9c 2e ef 98 cf c1 7b e6 88 b3 84 78 d0 16 |
| [208] 43 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.16b, v18.16b, v19.16b, v20.16b}, [x5], #64 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. e2 3b 89 d1 3e 14 90 |
| [144] e6 be 62 cb 52 6c 77 bf fa a3 73 95 c0 10 cb e0 |
| [160] b6 bc 45 43 ba 03 ab 49 53 7a 85 0d f5 83 fa b6 |
| [176] f4 a6 8b f6 ea 6b 34 a7 75 bf 80 f8 1f d2 18 60 |
| [192] ce a5 75 2c 80 d6 e5 36 91 .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 64 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.16b, v18.16b, v19.16b, v20.16b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 77 6d f7 05 e0 75 b1 39 eb 3d 96 7b 5d |
| [128] 32 97 2e e8 87 93 7f ad c0 89 74 fa 7a 46 b4 b7 |
| [144] 86 90 b7 4e aa 85 2d 23 ec 0a 70 e8 a9 b0 c4 ad |
| [160] cb 0a 96 7f 3d 47 85 d9 87 a2 bc 59 d2 68 60 64 |
| [176] b3 6c 7a .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.8b, v18.8b, v19.8b, v20.8b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 89 0c 8b f3 23 2b 18 8e 9b 85 6e 85 8e 64 25 |
| [160] fb 1c 33 ba fa ee 7b 21 d2 1c 8b fe 1f 0f 7d 2b |
| [176] c8 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.8b, v18.8b, v19.8b, v20.8b}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. af 16 ad e8 d9 92 44 |
| [144] e5 9e 21 2b 1e dd 65 62 0b 59 a6 ac 8e 63 96 1a |
| [160] 6c 73 9f e1 ec 95 2a c8 5e .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.8b, v18.8b, v19.8b, v20.8b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 4b 3f 18 6e 2c 66 53 8d 6e 7b 65 86 e6 |
| [128] 96 b8 75 c0 4c 9d 79 16 c8 9f 77 07 d3 42 c8 09 |
| [144] dc 24 6a .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.2d, v18.2d, v19.2d, v20.2d}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 7cdc6a4cb1ca0db2 v17.d[0] (xor, xfer vecreg #1) |
| f6e07024bc2bbac8 v17.d[1] (xor, xfer vecreg #1) |
| d10659592ddac3df v18.d[0] (xor, xfer vecreg #2) |
| 35460a7dc7b61cdb v18.d[1] (xor, xfer vecreg #2) |
| aae6ffca9c8ef313 v19.d[0] (xor, xfer vecreg #3) |
| cef5c9f680efb52a v19.d[1] (xor, xfer vecreg #3) |
| 5ae2309242f7e39b v20.d[0] (xor, xfer vecreg #3) |
| bcc2b1b23915089d v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.2d, v18.2d, v19.2d, v20.2d}, [x5], #64 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 975f399d84853532 v17.d[0] (xor, xfer vecreg #1) |
| 3649318a4ab0f9b0 v17.d[1] (xor, xfer vecreg #1) |
| e095b3ade6f66600 v18.d[0] (xor, xfer vecreg #2) |
| ea7a0f445b58ab86 v18.d[1] (xor, xfer vecreg #2) |
| 2ccd5c9917f659a6 v19.d[0] (xor, xfer vecreg #3) |
| 936f7c445ca6136e v19.d[1] (xor, xfer vecreg #3) |
| 3f4df0654a6bdbbf v20.d[0] (xor, xfer vecreg #3) |
| bcc6876800bb3d8f v20.d[1] (xor, xfer vecreg #3) |
| 64 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.2d, v18.2d, v19.2d, v20.2d}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 74d227b28ef5deec v17.d[0] (xor, xfer vecreg #1) |
| efa61ef3f8962f58 v17.d[1] (xor, xfer vecreg #1) |
| 0642e77bbbebb12a v18.d[0] (xor, xfer vecreg #2) |
| 25d343fe2fd4e718 v18.d[1] (xor, xfer vecreg #2) |
| 312b520843349660 v19.d[0] (xor, xfer vecreg #3) |
| d9ea3254ece3c2af v19.d[1] (xor, xfer vecreg #3) |
| 5f00d35c0339790d v20.d[0] (xor, xfer vecreg #3) |
| b0e56651c8286acb v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.4s, v18.4s, v19.4s, v20.4s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| e259fbcbc5da079b v17.d[0] (xor, xfer vecreg #1) |
| 47e0a998934bf604 v17.d[1] (xor, xfer vecreg #1) |
| b9a7fcaf656c89ee v18.d[0] (xor, xfer vecreg #2) |
| 9f4c9acd399de975 v18.d[1] (xor, xfer vecreg #2) |
| 453f2c20d0e477f4 v19.d[0] (xor, xfer vecreg #3) |
| a93f422addfb09bb v19.d[1] (xor, xfer vecreg #3) |
| 7f0751cd129f268b v20.d[0] (xor, xfer vecreg #3) |
| 5a322a7d9c09f0fd v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.4s, v18.4s, v19.4s, v20.4s}, [x5], #64 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 43d051c257f08454 v17.d[0] (xor, xfer vecreg #1) |
| c2a8435796845c93 v17.d[1] (xor, xfer vecreg #1) |
| 1a9cbe5362b9c17d v18.d[0] (xor, xfer vecreg #2) |
| d57cc96d2422a46a v18.d[1] (xor, xfer vecreg #2) |
| 21566d530547dff2 v19.d[0] (xor, xfer vecreg #3) |
| 07b2e71d95b10f0d v19.d[1] (xor, xfer vecreg #3) |
| f0532e871ce7bdb0 v20.d[0] (xor, xfer vecreg #3) |
| fe054cb94e8fbd3b v20.d[1] (xor, xfer vecreg #3) |
| 64 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.4s, v18.4s, v19.4s, v20.4s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 1ff18949dc67ac30 v17.d[0] (xor, xfer vecreg #1) |
| 020f91cca192812c v17.d[1] (xor, xfer vecreg #1) |
| 5802a57abe6040ba v18.d[0] (xor, xfer vecreg #2) |
| c583ebbbf51b1053 v18.d[1] (xor, xfer vecreg #2) |
| a8a22e0874fadae1 v19.d[0] (xor, xfer vecreg #3) |
| 0d64eeee8f2165ed v19.d[1] (xor, xfer vecreg #3) |
| 0356ad4ad0af35cd v20.d[0] (xor, xfer vecreg #3) |
| e7f5ddda8306dcca v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.2s, v18.2s, v19.2s, v20.2s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| e86e7e3889d6fff7 v17.d[0] (xor, xfer vecreg #1) |
| 27171442a58d9cd3 v17.d[1] (xor, xfer vecreg #1) |
| 855b43d26343ae1e v18.d[0] (xor, xfer vecreg #2) |
| df2ddbce7293df55 v18.d[1] (xor, xfer vecreg #2) |
| 1f266cfc9e63bc8c v19.d[0] (xor, xfer vecreg #3) |
| a6af1aca57d6cab3 v19.d[1] (xor, xfer vecreg #3) |
| e0c27be8980ea2ce v20.d[0] (xor, xfer vecreg #3) |
| 0175939ab026b609 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.2s, v18.2s, v19.2s, v20.2s}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| f5b16fb7ef4413a5 v17.d[0] (xor, xfer vecreg #1) |
| 9c62e60ae1d339f8 v17.d[1] (xor, xfer vecreg #1) |
| c0b2b747d949fc44 v18.d[0] (xor, xfer vecreg #2) |
| 92b31e8c8dd028bd v18.d[1] (xor, xfer vecreg #2) |
| 1d7753756ad16bf9 v19.d[0] (xor, xfer vecreg #3) |
| b015102bf9fe10db v19.d[1] (xor, xfer vecreg #3) |
| 48f902b29ae51349 v20.d[0] (xor, xfer vecreg #3) |
| bca0bd8bc36d8aaf v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.2s, v18.2s, v19.2s, v20.2s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 7203b32d3ff5c083 v17.d[0] (xor, xfer vecreg #1) |
| faa12713bb55b8b1 v17.d[1] (xor, xfer vecreg #1) |
| c09fea2094902984 v18.d[0] (xor, xfer vecreg #2) |
| 151b28288c150a37 v18.d[1] (xor, xfer vecreg #2) |
| be7fd8154c4a5acd v19.d[0] (xor, xfer vecreg #3) |
| f0cba389457d2514 v19.d[1] (xor, xfer vecreg #3) |
| 6e5e8e711c5ae947 v20.d[0] (xor, xfer vecreg #3) |
| 9209da17c6dbe3e2 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.8h, v18.8h, v19.8h, v20.8h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 91acd27888de2c67 v17.d[0] (xor, xfer vecreg #1) |
| 2e98c859e935f52a v17.d[1] (xor, xfer vecreg #1) |
| 308c4715ab0180b6 v18.d[0] (xor, xfer vecreg #2) |
| f1aba85fd116b00e v18.d[1] (xor, xfer vecreg #2) |
| f6e69168ab9e7db4 v19.d[0] (xor, xfer vecreg #3) |
| 2bafa8fa627f9052 v19.d[1] (xor, xfer vecreg #3) |
| e3cc13789e4129d6 v20.d[0] (xor, xfer vecreg #3) |
| 6dbd9f1450e6715f v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.8h, v18.8h, v19.8h, v20.8h}, [x5], #64 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 9b69380ced024d0b v17.d[0] (xor, xfer vecreg #1) |
| d461b3541ef78589 v17.d[1] (xor, xfer vecreg #1) |
| 1baad8877baf9719 v18.d[0] (xor, xfer vecreg #2) |
| abbce06b64e55c19 v18.d[1] (xor, xfer vecreg #2) |
| 83997593d18c2b89 v19.d[0] (xor, xfer vecreg #3) |
| 75178c6e5dc7da73 v19.d[1] (xor, xfer vecreg #3) |
| 42cb0d681a8a0f00 v20.d[0] (xor, xfer vecreg #3) |
| 4d3a183ad0820861 v20.d[1] (xor, xfer vecreg #3) |
| 64 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.8h, v18.8h, v19.8h, v20.8h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| e9c28ab7ec5247aa v17.d[0] (xor, xfer vecreg #1) |
| 3546c46036a70c18 v17.d[1] (xor, xfer vecreg #1) |
| 30650bc6500457f3 v18.d[0] (xor, xfer vecreg #2) |
| d3413b0b68aeb913 v18.d[1] (xor, xfer vecreg #2) |
| 75aa1eb2d8b68704 v19.d[0] (xor, xfer vecreg #3) |
| e1cbecbde6602f30 v19.d[1] (xor, xfer vecreg #3) |
| 3b00526b0c113d55 v20.d[0] (xor, xfer vecreg #3) |
| 60b62dd0ee5c2f58 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.4h, v18.4h, v19.4h, v20.4h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| dd5ea9fc50d26698 v17.d[0] (xor, xfer vecreg #1) |
| db36644ca4bd5aef v17.d[1] (xor, xfer vecreg #1) |
| 033c9c1d8535794f v18.d[0] (xor, xfer vecreg #2) |
| 82a0e1dec29b5066 v18.d[1] (xor, xfer vecreg #2) |
| a587720d1a5ec0b0 v19.d[0] (xor, xfer vecreg #3) |
| 4fd3db6f6ef35328 v19.d[1] (xor, xfer vecreg #3) |
| f5d6509442c84317 v20.d[0] (xor, xfer vecreg #3) |
| 462995e284163ed0 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.4h, v18.4h, v19.4h, v20.4h}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| a0d529c82a33cd44 v17.d[0] (xor, xfer vecreg #1) |
| c18535c552746079 v17.d[1] (xor, xfer vecreg #1) |
| 94af0daad0114360 v18.d[0] (xor, xfer vecreg #2) |
| 0bbe2701f31c4628 v18.d[1] (xor, xfer vecreg #2) |
| 0fa2f1afee6aebe0 v19.d[0] (xor, xfer vecreg #3) |
| 9365d9e8ca338a9e v19.d[1] (xor, xfer vecreg #3) |
| 24d8ca2d602aec7d v20.d[0] (xor, xfer vecreg #3) |
| 9e14cb9ff54a47b7 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.4h, v18.4h, v19.4h, v20.4h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 9d156f3883b047c0 v17.d[0] (xor, xfer vecreg #1) |
| 2880cff6b69e1f8f v17.d[1] (xor, xfer vecreg #1) |
| 0da71bcb793cd110 v18.d[0] (xor, xfer vecreg #2) |
| fa768c7a20deabf3 v18.d[1] (xor, xfer vecreg #2) |
| f3bb2d0a8cfbeb09 v19.d[0] (xor, xfer vecreg #3) |
| a3ffcbd6e803671c v19.d[1] (xor, xfer vecreg #3) |
| 3c75d468e89fd14b v20.d[0] (xor, xfer vecreg #3) |
| a9f54b6f6edcac25 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.16b, v18.16b, v19.16b, v20.16b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 69efc1e3a5a95bda v17.d[0] (xor, xfer vecreg #1) |
| 424d2ede106d3d79 v17.d[1] (xor, xfer vecreg #1) |
| 56d0a9fc3bd63558 v18.d[0] (xor, xfer vecreg #2) |
| 97a9aff44b8825ce v18.d[1] (xor, xfer vecreg #2) |
| 80c13e3e84fae418 v19.d[0] (xor, xfer vecreg #3) |
| e10f2942d97e4890 v19.d[1] (xor, xfer vecreg #3) |
| 4520747b1c435751 v20.d[0] (xor, xfer vecreg #3) |
| fc8f98f1d6001e87 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.16b, v18.16b, v19.16b, v20.16b}, [x5], #64 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 80001c8b2df94eb9 v17.d[0] (xor, xfer vecreg #1) |
| f146b912f8e333b5 v17.d[1] (xor, xfer vecreg #1) |
| 03dea227c83d35e3 v18.d[0] (xor, xfer vecreg #2) |
| 9d599cbaf2e281f1 v18.d[1] (xor, xfer vecreg #2) |
| 79b858b901e852b1 v19.d[0] (xor, xfer vecreg #3) |
| fe84453eef3ee772 v19.d[1] (xor, xfer vecreg #3) |
| 1f7cd96cc2e165de v20.d[0] (xor, xfer vecreg #3) |
| c01c3525dc0ef872 v20.d[1] (xor, xfer vecreg #3) |
| 64 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.16b, v18.16b, v19.16b, v20.16b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 92af5dc4bc416817 v17.d[0] (xor, xfer vecreg #1) |
| 5dc3de198d6b5165 v17.d[1] (xor, xfer vecreg #1) |
| 9c1cf031d692e9e8 v18.d[0] (xor, xfer vecreg #2) |
| 9eb3569cc1006273 v18.d[1] (xor, xfer vecreg #2) |
| 01f8c477dcf36bf9 v19.d[0] (xor, xfer vecreg #3) |
| 80625d995d2c6b5b v19.d[1] (xor, xfer vecreg #3) |
| 9ca873685a1cf1c8 v20.d[0] (xor, xfer vecreg #3) |
| 9a1cbcc73677e106 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.8b, v18.8b, v19.8b, v20.8b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 9e7606541bd54130 v17.d[0] (xor, xfer vecreg #1) |
| 1d34da81b7da33f2 v17.d[1] (xor, xfer vecreg #1) |
| 0a1dc7bf4fe49bd0 v18.d[0] (xor, xfer vecreg #2) |
| 0c692351fe877418 v18.d[1] (xor, xfer vecreg #2) |
| 309222c9b19f58ef v19.d[0] (xor, xfer vecreg #3) |
| 36c7f1ae49ed28f6 v19.d[1] (xor, xfer vecreg #3) |
| b2af3bd3b6ad9dcc v20.d[0] (xor, xfer vecreg #3) |
| 212405fbf5daaaa8 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.8b, v18.8b, v19.8b, v20.8b}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 85889e0b4c6196cd v17.d[0] (xor, xfer vecreg #1) |
| 04d6ba796752b1b2 v17.d[1] (xor, xfer vecreg #1) |
| e530795651334d12 v18.d[0] (xor, xfer vecreg #2) |
| fa6f7da8d59d2603 v18.d[1] (xor, xfer vecreg #2) |
| 2da7087d0d5f0962 v19.d[0] (xor, xfer vecreg #3) |
| 43d50610ef966089 v19.d[1] (xor, xfer vecreg #3) |
| 0fc46f4aed1bafc7 v20.d[0] (xor, xfer vecreg #3) |
| a61f5655534cf7a0 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.8b, v18.8b, v19.8b, v20.8b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| b4898b2386bc662e v17.d[0] (xor, xfer vecreg #1) |
| 05ddbba2e575c2f5 v17.d[1] (xor, xfer vecreg #1) |
| 91b1e118fbd9c66b v18.d[0] (xor, xfer vecreg #2) |
| e6c74ecdc02c21ef v18.d[1] (xor, xfer vecreg #2) |
| a6b0ca3fa5dfbe63 v19.d[0] (xor, xfer vecreg #3) |
| b5a2685e7006151c v19.d[1] (xor, xfer vecreg #3) |
| 50e1c12ce6386bc2 v20.d[0] (xor, xfer vecreg #3) |
| 76c74939d2527917 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LD1/ST1 (multiple 1-elem structs to/from 2/3/4 regs |
| st1 {v19.2d, v20.2d}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. ab d7 bd ea 5c d2 ef 93 ea 9e 58 ad 15 d3 6b |
| [160] 6f 92 04 a1 1e 4e 21 cf 3e 4d 6d cc c6 66 69 01 |
| [176] 8f .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.2d, v20.2d}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. cc 79 aa 79 30 64 50 |
| [144] 2a e9 a6 99 31 f0 0d 6b ac a1 02 22 80 7a 9a 59 |
| [160] d8 8d 3c 3a c9 3f a1 e3 b8 .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.2d, v20.2d}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. b7 10 15 41 15 b8 2c 6e db 28 f2 d7 47 |
| [128] 4f bf a9 40 86 92 62 1c f1 f3 38 6d 13 a2 5a 69 |
| [144] 84 87 11 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.2d, v18.2d, v19.2d}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 1f e8 e3 6e 69 c8 54 f8 f9 56 9e b5 97 .. b8 |
| [160] f5 d0 8c a2 60 56 7c 78 4a 06 45 9a 11 3c be 74 |
| [176] 1d 67 e0 .. 66 0d a8 1e 51 35 59 1e .. c1 7d 75 |
| [192] 8e .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.2d, v18.2d, v19.2d}, [x5], #48 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 21 c8 67 be 01 c2 e8 |
| [144] 3d fc 44 99 7b 2d 90 02 49 ec e0 27 8d 9b 7f 0b |
| [160] ea 43 a3 7e 70 f2 fc c8 c0 04 74 19 de 49 13 c8 |
| [176] 6b de 1b 86 cf 2a 72 6f 8a .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 48 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.2d, v18.2d, v19.2d}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. b6 e3 13 2f 3e 50 28 17 88 37 9a be 73 |
| [128] 14 9e e3 d4 a8 94 58 61 65 a2 a3 9b 37 e7 49 d5 |
| [144] c1 a9 a5 ff 73 7b 55 81 f7 ea 68 3f 7e 39 a7 f0 |
| [160] 26 59 97 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.2d, v18.2d, v19.2d, v20.2d}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 48 ef 91 5a a4 81 65 25 24 bc 89 74 7e 02 af |
| [160] 3b dc 84 94 74 1e 93 75 be 8e 84 9c f8 db 36 db |
| [176] d6 cd 98 5d a2 39 4e 91 6a 95 40 60 10 f0 9d d5 |
| [192] 1e 58 97 .. e3 e3 47 7a 58 f4 59 67 bb 29 d0 e0 |
| [208] 3f .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.2d, v18.2d, v19.2d, v20.2d}, [x5], #64 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 31 fd 13 1d 73 d8 5c |
| [144] 1e a2 df 21 b6 82 4b 3d bf 4f be dd 0e d0 d3 39 |
| [160] 74 4a 1e f3 9e c7 5c 50 dd 52 69 20 22 3c 74 56 |
| [176] 9c db e5 2f 90 79 47 ee 50 07 b9 fd 25 33 a4 89 |
| [192] 99 a6 ec 78 5b 94 f6 6a 17 .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 64 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.2d, v18.2d, v19.2d, v20.2d}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 56 a0 d8 73 22 84 48 55 7c 1d 36 93 ef |
| [128] 5b d0 8c 5f 5a a4 5b 6f da 3c cc 81 95 0c d9 f3 |
| [144] bd 03 25 83 a2 55 8e a9 15 5d d4 28 de 68 69 a1 |
| [160] 3d 3c 45 4e 3d 2c c9 c8 e7 59 18 f8 3c 88 7f ef |
| [176] 10 2b 19 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.1d, v20.1d}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 24 dd 94 f3 3c c6 d9 68 67 0a f4 71 1b e2 9d |
| [160] c4 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.1d, v20.1d}, [x5], #16 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. a0 be 83 71 16 e5 24 |
| [144] 6e 66 8e 54 40 07 ee 34 37 .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.1d, v20.1d}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 41 7e 9c 5b 1b e4 2b fe 58 .. 15 71 1b |
| [128] 5f 8c 8f .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.1d, v18.1d, v19.1d}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 58 44 53 21 95 89 a7 e3 59 de 93 7f 16 e0 3c |
| [160] 98 cd 4a 87 24 f4 67 8d 1c .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.1d, v18.1d, v19.1d}, [x5], #24 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. f6 36 ae ea 62 14 6d |
| [144] d1 d9 5c c4 59 2c 85 a5 9c 31 96 f1 2c c8 bb f8 |
| [160] 88 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.1d, v18.1d, v19.1d}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 35 66 20 e4 c8 be 21 81 24 52 4c f7 7f |
| [128] 50 19 03 b6 77 a7 13 49 a4 67 84 .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.1d, v18.1d, v19.1d, v20.1d}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 02 12 a7 fd 0a 5a 16 71 4f 8f 9e b9 e6 d0 c8 |
| [160] a2 44 8d 5d 2f c0 9f 92 f0 ac 10 95 bf ab 49 c5 |
| [176] ae .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.1d, v18.1d, v19.1d, v20.1d}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 6b ba dc 57 a1 bb 49 |
| [144] a4 a1 29 c3 b5 40 15 4a 7d e9 a2 7a 72 3c 24 ed |
| [160] d0 6a 81 a0 8c a3 df 0a af .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.1d, v18.1d, v19.1d, v20.1d}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. f4 b2 a2 d1 07 06 db 2e 6d 72 5c b5 14 |
| [128] 46 76 d4 66 c6 6c 72 d9 .. 3d 07 1d 08 16 a8 75 |
| [144] c2 65 d1 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.4s, v20.4s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 63 0e .. 81 cf 96 44 d4 be 4b d6 fa 99 0c f0 |
| [160] 76 79 1e d7 e2 e6 5a 0f 5b b8 ed b5 bf 98 27 08 |
| [176] 13 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.4s, v20.4s}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. e6 c4 81 48 68 a9 9a |
| [144] f6 ba 32 80 8e ab 8d 53 ce cc b7 c5 9a 6c cb 9a |
| [160] 11 36 03 c5 d0 9c fb b9 c6 .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.4s, v20.4s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 68 6d f9 26 35 e0 5a 4c 64 b4 3b 95 56 |
| [128] 22 37 7b f9 ce bd 6d c1 c9 86 40 b1 22 32 a4 4e |
| [144] 3e 04 14 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.4s, v18.4s, v19.4s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. f6 37 55 a4 ce 55 35 70 66 0d 55 e3 28 16 72 |
| [160] 97 09 e2 5a 86 56 e2 d7 a4 bc 72 8f 2e 6f 3b c5 |
| [176] bf d0 1d ed 7c b7 06 2b cb 05 de 40 0e a6 84 8c |
| [192] 70 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.4s, v18.4s, v19.4s}, [x5], #48 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 58 50 99 c1 0c 57 cd |
| [144] 36 22 c0 a7 0e 93 30 ee ba e6 78 fb 20 52 e3 fa |
| [160] d4 76 7e 85 72 6d dc 34 22 53 ba 3f bf 7e 26 b0 |
| [176] 45 ae f3 35 01 8c 72 4e dc .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 48 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.4s, v18.4s, v19.4s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 4d b7 62 75 20 07 66 97 02 7d 68 ef f0 |
| [128] d8 e1 87 c9 2a a0 27 5f d1 f9 f1 a3 42 f0 ec 3c |
| [144] f2 25 a0 b1 d4 43 7d 39 87 9a 94 34 81 7f 8a e2 |
| [160] 31 4d f9 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.4s, v18.4s, v19.4s, v20.4s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. 0c ee 6f de fe 24 e0 43 21 1c 82 f3 28 77 |
| [160] 5d 96 69 17 7a 11 2a 13 da 97 20 4c f6 12 05 9a |
| [176] 7b 58 26 f6 97 f7 1d 3d 26 58 f4 1e fe f9 34 bb |
| [192] 82 85 ab 9e c9 7b 6f 65 f5 40 05 23 99 15 4f 1c |
| [208] a5 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.4s, v18.4s, v19.4s, v20.4s}, [x5], #64 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 90 e3 68 be f8 cc b4 |
| [144] f8 81 58 .. a8 33 2b 8d 11 93 f2 32 bf a2 56 7a |
| [160] 3d 55 36 2b 7f 2e 3b 01 1f 0a 8c 26 a1 2c 66 72 |
| [176] 56 a4 3b 6f 20 65 06 f0 82 c4 6a 64 34 10 e6 6e |
| [192] 42 bb 21 71 58 d5 73 ae 39 .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 64 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.4s, v18.4s, v19.4s, v20.4s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 69 b0 a0 eb 7b 03 38 12 d1 cf 7c c6 81 |
| [128] 56 04 7d 8e 79 28 fd 23 ed c5 77 24 6f 8e 1e af |
| [144] 05 f1 8c 31 .. 95 2a 57 2b bf 7c 78 0f 26 8f 27 |
| [160] 40 23 33 d8 0b 27 2e 10 72 d5 cf 55 f3 82 55 e0 |
| [176] 3f 4a 9d .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.2s, v20.2s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 0b 29 e2 92 34 84 8e 57 3f f8 db 1c e9 fb 51 |
| [160] 3c .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.2s, v20.2s}, [x5], #16 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. bd c8 05 81 c6 70 92 |
| [144] c2 3b c0 a8 dd 11 b1 51 ae .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.2s, v20.2s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. eb 3c 2f 40 a2 8b 37 79 41 fd e0 c7 aa |
| [128] 38 e6 c3 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.2s, v18.2s, v19.2s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 97 80 c8 f7 37 6a 60 20 c0 6e 6c 61 69 ed 5f |
| [160] 82 39 60 d3 ea 5c ba f1 b0 .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.2s, v18.2s, v19.2s}, [x5], #24 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 66 56 86 c7 9c 46 ec |
| [144] 6c fd 14 f6 86 5a 81 fd 3b 57 cb 7e ad bf 4a f1 |
| [160] 5a .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.2s, v18.2s, v19.2s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. be 33 d8 81 8a 0c 75 77 b5 60 14 d9 b4 |
| [128] f3 36 a3 11 0c 14 42 7a 09 e8 44 .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.2s, v18.2s, v19.2s, v20.2s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. e3 9e 47 b3 41 ab ed f2 ff bc f8 b8 54 fc 3d |
| [160] 6c de cd c1 90 09 ff bf 42 1f 68 a3 a8 43 ca 13 |
| [176] d6 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.2s, v18.2s, v19.2s, v20.2s}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. c3 b7 15 d2 15 cc 7c |
| [144] 1e 14 cd 6c 7d ee 5d 4c 5a 03 10 d5 cc 3a b0 c5 |
| [160] 7d 87 6b 3d cf d3 47 12 ad .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.2s, v18.2s, v19.2s, v20.2s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 77 fc d2 62 be 5c e1 20 2f 9a 01 96 54 |
| [128] ee 8b df 67 54 5e ef 6b a9 3c df af 93 f6 9b 71 |
| [144] 2a fc b8 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.8h, v20.8h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. bb ee 18 28 8c d0 19 71 12 e1 c9 57 c6 7c 16 |
| [160] 59 bd 62 20 b5 8a 87 0f d5 61 d7 52 c9 34 9c f0 |
| [176] 73 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.8h, v20.8h}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 43 0d 70 9b d0 f8 ea |
| [144] d2 2e 7c a0 ed 76 56 e0 .. f9 ea c1 38 4e 87 20 |
| [160] 59 42 08 ca db c7 21 74 e4 .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.8h, v20.8h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 8a 4b 3e 4a a3 c5 43 a5 9f e2 e3 71 73 |
| [128] 51 ec 26 a5 d7 4a 76 36 9f d4 83 25 13 23 cf c2 |
| [144] 95 bd b2 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.8h, v18.8h, v19.8h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. db df 8c 1a ef 07 87 74 c2 5d 71 50 d3 11 bd |
| [160] 44 0f 12 17 ec d0 ed e8 89 22 bb 29 8c 7c 1f e7 |
| [176] 6c c9 b5 20 d2 9c 89 2b d1 44 fd 48 5c 26 70 b5 |
| [192] 5f .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.8h, v18.8h, v19.8h}, [x5], #48 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 41 88 d6 79 b5 a6 a7 |
| [144] 70 5c aa dd d4 79 cb 6f 6d 54 3d 19 66 68 82 1e |
| [160] fe 7c 46 f4 a8 28 36 77 c3 d4 ae ec 54 d2 f5 0c |
| [176] 5e 10 3b 8d 65 ec 6b 43 6e .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 48 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.8h, v18.8h, v19.8h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 46 3b 81 aa 42 ad d1 41 1e 92 06 ef 6b |
| [128] 29 d0 b7 9f 9e 7b a5 1a 6a 7c 2a cc 5f ca 1d 22 |
| [144] ee 4d e6 c6 67 da 15 30 84 76 6b cb d4 94 bd d3 |
| [160] 49 ee 66 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.8h, v18.8h, v19.8h, v20.8h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 48 85 91 c6 53 a1 d3 26 d2 21 93 cf 03 34 4f |
| [160] 8c 9f 28 1f bf 01 66 e1 81 d0 d8 23 34 a4 39 aa |
| [176] 2b f3 0c 55 cd 71 11 5a 6e 09 43 41 2c 1d b1 31 |
| [192] f3 81 9a 42 ef 8f 3c 01 1e 3a cb 84 b7 dc 35 29 |
| [208] 16 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.8h, v18.8h, v19.8h, v20.8h}, [x5], #64 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 23 77 46 14 9c 7a 81 |
| [144] 12 f4 3f 89 cc e3 04 f0 a2 c9 54 51 23 54 13 72 |
| [160] 47 b3 3b 4c 93 54 94 07 a1 75 5d 35 d4 ba 14 82 |
| [176] 4f 7f ff d9 e2 d0 be 87 f4 f2 4a 15 f6 4c 62 89 |
| [192] 2c a1 43 d4 8b 55 6c c7 9a .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 64 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.8h, v18.8h, v19.8h, v20.8h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. dd f3 38 d3 11 f0 54 79 c7 d3 90 48 10 |
| [128] 5f e5 79 a1 0b 7c cd 94 ae 7a 8c e8 d9 df 71 ea |
| [144] 98 8b bf 41 10 a4 b4 42 30 4d 4f 6a 10 b2 84 ac |
| [160] d1 b6 ac 45 c9 f3 41 16 2a 7d 71 d5 bb 4b bb 50 |
| [176] 3a 16 6c .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.4h, v20.4h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 12 1f 84 41 f7 b8 45 a2 18 63 1c 4a a6 9e 4b |
| [160] c3 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.4h, v20.4h}, [x5], #16 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 9b d1 21 16 26 04 84 |
| [144] 26 39 42 19 f2 6f 12 b5 69 .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.4h, v20.4h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 05 fa 23 e4 77 6f ff ef df ae 6e 30 0c |
| [128] 43 a0 88 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.4h, v18.4h, v19.4h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 64 16 81 0d 15 6f 0a eb 9b 2b 8c f8 1b 33 b6 |
| [160] ac 7c f8 ec 58 c9 dc 4e b8 .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.4h, v18.4h, v19.4h}, [x5], #24 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 0a 25 e7 58 f5 33 df |
| [144] 45 b9 d0 36 59 4b cb 8d 4e f7 d6 1c 48 9c 3d 67 |
| [160] 54 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.4h, v18.4h, v19.4h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. a8 30 5f 8e 8a c8 f6 17 eb 53 10 7c ac |
| [128] f7 22 83 d6 bb 98 07 71 43 5d 56 .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.4h, v18.4h, v19.4h, v20.4h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. d2 82 ad a9 33 22 35 fd a2 17 1b 6d a1 61 68 |
| [160] 75 d1 90 70 99 d5 2d 65 08 cc 14 01 ae 83 2b 1d |
| [176] 25 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.4h, v18.4h, v19.4h, v20.4h}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. cf 62 58 02 29 96 a4 |
| [144] d7 9e 73 a3 ec e1 f4 06 ab 19 54 c2 42 9e 9d 9a |
| [160] 54 03 80 ef 22 0e a5 db 07 .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.4h, v18.4h, v19.4h, v20.4h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 5c f7 d1 e1 b4 9f 13 3c 97 28 db bb 56 |
| [128] 78 6f aa d3 7c 67 84 c3 a7 2f 8a ee 6b 52 fa b7 |
| [144] da 29 06 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.16b, v20.16b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. b1 79 06 df 94 80 71 6a e5 61 31 c4 9f 22 db |
| [160] 18 60 d1 80 98 38 ac d1 ab 49 2b a4 e2 3c c6 ba |
| [176] b0 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.16b, v20.16b}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. e4 54 78 72 67 53 3f |
| [144] bf 44 85 f8 52 50 69 11 42 2b 9c 17 59 1e cc ea |
| [160] b2 b0 4a 47 ea c2 10 13 12 .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.16b, v20.16b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 1e aa e2 ad 5e 68 ea 78 8c b1 eb 6e 9e |
| [128] de dc ac 43 a1 36 7f 78 71 e0 01 cc e4 72 d8 c4 |
| [144] 89 b3 eb .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.16b, v18.16b, v19.16b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. d0 e2 88 d0 ca e0 4a 05 0d 48 f2 fe 9a f2 9a |
| [160] fd e5 1c d9 91 c6 9e a9 fa 36 1d 67 2a 65 68 da |
| [176] 26 4f a6 98 68 bc 33 1b 64 f1 b7 34 e9 40 43 ef |
| [192] 5b .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.16b, v18.16b, v19.16b}, [x5], #48 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. df 6c 1b e4 fe ae 76 |
| [144] ea a9 03 3d cf de 60 84 5e 36 30 7f 60 de 5a 75 |
| [160] 67 55 fe cc 12 23 0a 8e a5 8a 50 23 9e 45 7c df |
| [176] b8 05 f0 8e fe 4b 5e 4b 40 .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 48 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.16b, v18.16b, v19.16b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. a2 71 71 ce a2 3f 66 17 dc 79 73 be e3 |
| [128] 07 6b 72 58 03 27 d3 95 30 2c 4e 18 8d 74 dd 86 |
| [144] b8 20 77 3b 2a 42 1c 64 ed 7e ed 05 79 79 3e c1 |
| [160] 6f 3b dd .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.16b, v18.16b, v19.16b, v20.16b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 20 56 79 5c 02 6b 74 f9 d0 ba ef 5d ae 26 39 |
| [160] c7 f8 c2 ad 45 eb 48 e0 b4 37 a8 1d b1 91 d4 0a |
| [176] e6 9d 4d 77 43 a5 2c e8 43 a9 2b c8 99 5e 15 39 |
| [192] 70 4c 61 eb 55 1e b0 4e d4 e4 ab 8a 15 7e 81 07 |
| [208] 95 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.16b, v18.16b, v19.16b, v20.16b}, [x5], #64 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. e8 b9 ac 1d 5e e2 c4 |
| [144] 6c fa 95 ba 25 93 d7 69 74 f3 e5 38 3c e3 0a 1d |
| [160] 90 65 2f 55 da 38 67 61 63 93 dc 4d bb e7 7a 88 |
| [176] 8a 6d 32 6b d8 ba 71 b4 a6 94 57 0d 6d e6 18 d8 |
| [192] 56 5c 54 9f f1 14 dd b6 3c .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 64 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.16b, v18.16b, v19.16b, v20.16b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. b4 66 9f 2a e6 4a 9c 8c 61 28 76 1a 9e |
| [128] 74 71 80 94 0d 9f ce c2 1a 5b 0c cf d5 01 d4 a2 |
| [144] 7a d1 bc b1 d1 83 2d 6c 20 07 4e fe e2 10 47 2f |
| [160] ed f5 b0 94 78 8e 04 da 0e 4f fe 76 95 e5 b0 3d |
| [176] 03 8e 86 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.8b, v20.8b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 38 bf 7d 01 84 63 fc 49 f5 4d b5 fb 53 cc 8a |
| [160] 5c .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.8b, v20.8b}, [x5], #16 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 3d d6 d6 2f 34 a4 fc |
| [144] 9b 5d 17 a6 7e 1f 11 63 68 .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.8b, v20.8b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. 93 ba 78 46 9a 90 83 60 34 16 c0 ac 3f |
| [128] 7e bb db .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.8b, v18.8b, v19.8b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. c0 06 7f 62 2e 9b a6 41 e8 17 f6 42 2d b4 43 |
| [160] 16 97 11 d2 6d 37 ca a4 34 .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.8b, v18.8b, v19.8b}, [x5], #24 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. e0 a0 d1 9e 6d d8 48 |
| [144] 5f 0c 8c 82 d5 ff 63 57 d5 13 b7 cd .. 61 91 5a |
| [160] 76 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.8b, v18.8b, v19.8b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. f5 5f b6 0a c9 f1 a2 61 ca 2a 3f e3 66 |
| [128] 5b df a3 05 82 35 64 2d 53 c6 bb .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.8b, v18.8b, v19.8b, v20.8b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. d1 c0 d7 de e1 bf ee 96 37 9f 06 d6 cd .. 48 |
| [160] bf 1a d4 6e 4b 25 2a 85 41 b6 19 b1 ce 6a 6f e5 |
| [176] 9e .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.8b, v18.8b, v19.8b, v20.8b}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 8e bb a3 e5 da 1b c0 |
| [144] d1 3f 1b 67 04 15 d9 7a 6f 29 6e 3f d3 68 ec 6d |
| [160] 51 e0 bd b7 85 55 fa 65 bc .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v17.8b, v18.8b, v19.8b, v20.8b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. a4 a2 a0 4f e8 cf 71 84 a5 1b e9 21 1a |
| [128] e2 24 34 aa 3c 88 2f e0 fa 17 08 dd 91 2a c3 46 |
| [144] d5 f0 bb .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.2d, v20.2d}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 4349eeeba6d872be v19.d[0] (xor, xfer vecreg #3) |
| 54bf0263c2124d48 v19.d[1] (xor, xfer vecreg #3) |
| e4ec7af28c74f9e3 v20.d[0] (xor, xfer vecreg #3) |
| 49a5e7563faa7890 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.2d, v20.2d}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 4fa9de5d4fa6a9d8 v19.d[0] (xor, xfer vecreg #3) |
| 9d284758458ef60f v19.d[1] (xor, xfer vecreg #3) |
| e90b7bed00cfcd6e v20.d[0] (xor, xfer vecreg #3) |
| d099f7940245f582 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.2d, v20.2d}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 49cdc7a8f73aba3d v19.d[0] (xor, xfer vecreg #3) |
| 11184bd897b42334 v19.d[1] (xor, xfer vecreg #3) |
| 466a41888a867c2c v20.d[0] (xor, xfer vecreg #3) |
| c7fbe6fdc0e29eac v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.2d, v18.2d, v19.2d}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| e1822fe1cd49c1f4 v17.d[0] (xor, xfer vecreg #1) |
| cf0bcb8df428f458 v17.d[1] (xor, xfer vecreg #1) |
| 182436cb8be0009e v18.d[0] (xor, xfer vecreg #2) |
| eceee83b084fef07 v18.d[1] (xor, xfer vecreg #2) |
| 82051ffbc3dc12ba v19.d[0] (xor, xfer vecreg #3) |
| e7ca0a1e4b7d0e0f v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.2d, v18.2d, v19.2d}, [x5], #48 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| a44ab1251db700f2 v17.d[0] (xor, xfer vecreg #1) |
| b03216ce0e454809 v17.d[1] (xor, xfer vecreg #1) |
| 110394bf31326eff v18.d[0] (xor, xfer vecreg #2) |
| 47ba58a4f033e307 v18.d[1] (xor, xfer vecreg #2) |
| 572e422be522a0be v19.d[0] (xor, xfer vecreg #3) |
| b1694dae4d78358e v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 48 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.2d, v18.2d, v19.2d}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| e87b42c1625078e1 v17.d[0] (xor, xfer vecreg #1) |
| 5b5e7eee6cd0515c v17.d[1] (xor, xfer vecreg #1) |
| a33b2d3d50a2b71e v18.d[0] (xor, xfer vecreg #2) |
| dca0b1eafd177486 v18.d[1] (xor, xfer vecreg #2) |
| 27cec436968fee1c v19.d[0] (xor, xfer vecreg #3) |
| e1d4e35433539361 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.2d, v18.2d, v19.2d, v20.2d}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| a90de512535b829f v17.d[0] (xor, xfer vecreg #1) |
| 3653020d55d36e3c v17.d[1] (xor, xfer vecreg #1) |
| 8cef30d00d415761 v18.d[0] (xor, xfer vecreg #2) |
| d24454d997cb74d4 v18.d[1] (xor, xfer vecreg #2) |
| a31ab3ac086169d5 v19.d[0] (xor, xfer vecreg #3) |
| 19715ed8c7d6d6cb v19.d[1] (xor, xfer vecreg #3) |
| 2edd49383eab04e6 v20.d[0] (xor, xfer vecreg #3) |
| 227f520e4d3ce5c4 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.2d, v18.2d, v19.2d, v20.2d}, [x5], #64 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 1e8a07c02a646be1 v17.d[0] (xor, xfer vecreg #1) |
| 8608abc1cebc68fe v17.d[1] (xor, xfer vecreg #1) |
| 2a8144d2081fa30f v18.d[0] (xor, xfer vecreg #2) |
| ac11b7dcda5831fe v18.d[1] (xor, xfer vecreg #2) |
| 048de55c79ae3963 v19.d[0] (xor, xfer vecreg #3) |
| a9f5222303e936ad v19.d[1] (xor, xfer vecreg #3) |
| c07c0920ef51bfe9 v20.d[0] (xor, xfer vecreg #3) |
| fe8f3f12ba547568 v20.d[1] (xor, xfer vecreg #3) |
| 64 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.2d, v18.2d, v19.2d, v20.2d}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| d811300f10f67af5 v17.d[0] (xor, xfer vecreg #1) |
| 925baff6ce3455a4 v17.d[1] (xor, xfer vecreg #1) |
| 38a9d5b705fd8faa v18.d[0] (xor, xfer vecreg #2) |
| 853d58d9460ea1d7 v18.d[1] (xor, xfer vecreg #2) |
| 981d01d7bd3d438b v19.d[0] (xor, xfer vecreg #3) |
| c1217fb1274e87d4 v19.d[1] (xor, xfer vecreg #3) |
| 9af72fbfbb093945 v20.d[0] (xor, xfer vecreg #3) |
| ecd79ba85dde82da v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.1d, v20.1d}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 4b4b8f63d0570883 v19.d[0] (xor, xfer vecreg #3) |
| 74f02a3ed329b63c v19.d[1] (xor, xfer vecreg #3) |
| 0c15823271d953db v20.d[0] (xor, xfer vecreg #3) |
| c9f1f9763decd0f1 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.1d, v20.1d}, [x5], #16 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| ee08d40e542426a2 v19.d[0] (xor, xfer vecreg #3) |
| 909319a4965e86b9 v19.d[1] (xor, xfer vecreg #3) |
| bb6e566587534659 v20.d[0] (xor, xfer vecreg #3) |
| d5995cacb1816d2c v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.1d, v20.1d}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 345c1236796b8b92 v19.d[0] (xor, xfer vecreg #3) |
| 60062587836aa3c7 v19.d[1] (xor, xfer vecreg #3) |
| 473c3ebbcd6bd242 v20.d[0] (xor, xfer vecreg #3) |
| 7bff31fd95bb0f75 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.1d, v18.1d, v19.1d}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| fd5e1d8608c471bd v17.d[0] (xor, xfer vecreg #1) |
| b3e92ec493788abb v17.d[1] (xor, xfer vecreg #1) |
| c00493a6c3a93068 v18.d[0] (xor, xfer vecreg #2) |
| d2b6a273e03f21e0 v18.d[1] (xor, xfer vecreg #2) |
| 230f986bea845f88 v19.d[0] (xor, xfer vecreg #3) |
| 2a3d31fa1e8133b9 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.1d, v18.1d, v19.1d}, [x5], #24 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| c9dbc9079fc55a1a v17.d[0] (xor, xfer vecreg #1) |
| c029f68f571ac3ee v17.d[1] (xor, xfer vecreg #1) |
| 73aec88d09e45cf6 v18.d[0] (xor, xfer vecreg #2) |
| 0f3b1e4f94806810 v18.d[1] (xor, xfer vecreg #2) |
| c036c80f6f92eefb v19.d[0] (xor, xfer vecreg #3) |
| 302c2212ecd858e3 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.1d, v18.1d, v19.1d}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| b88687ba3422c2a5 v17.d[0] (xor, xfer vecreg #1) |
| 02b95a57c613c930 v17.d[1] (xor, xfer vecreg #1) |
| ffab61270fbd7a55 v18.d[0] (xor, xfer vecreg #2) |
| 66fe8cc439e832ce v18.d[1] (xor, xfer vecreg #2) |
| 9c2f4ff0a8eba2a2 v19.d[0] (xor, xfer vecreg #3) |
| b7c7dbe371a23899 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.1d, v18.1d, v19.1d, v20.1d}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 476981f76cc6aa62 v17.d[0] (xor, xfer vecreg #1) |
| bc8e40306297c1d7 v17.d[1] (xor, xfer vecreg #1) |
| dbede72816dbae47 v18.d[0] (xor, xfer vecreg #2) |
| 1df3d1e952a8a56e v18.d[1] (xor, xfer vecreg #2) |
| 31263c1bdc78ff4f v19.d[0] (xor, xfer vecreg #3) |
| 030241812f14f62f v19.d[1] (xor, xfer vecreg #3) |
| c5babb781571b1e9 v20.d[0] (xor, xfer vecreg #3) |
| 7313d1dbd72a8eb7 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.1d, v18.1d, v19.1d, v20.1d}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0d36aaf487775e00 v17.d[0] (xor, xfer vecreg #1) |
| 339a892db1dbd036 v17.d[1] (xor, xfer vecreg #1) |
| a8bb1b9cc7d85df8 v18.d[0] (xor, xfer vecreg #2) |
| 770ed1d064f6e444 v18.d[1] (xor, xfer vecreg #2) |
| 98dfe7ad814da254 v19.d[0] (xor, xfer vecreg #3) |
| 58d138ffad61b6fa v19.d[1] (xor, xfer vecreg #3) |
| 52d04fa518922726 v20.d[0] (xor, xfer vecreg #3) |
| 1c7b3fdea9ab6033 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.1d, v18.1d, v19.1d, v20.1d}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0904145e6cc0035d v17.d[0] (xor, xfer vecreg #1) |
| abd21c63371219a1 v17.d[1] (xor, xfer vecreg #1) |
| 84e835e3cdda9369 v18.d[0] (xor, xfer vecreg #2) |
| b7436f8ef20612a5 v18.d[1] (xor, xfer vecreg #2) |
| af0ea2c47fc07619 v19.d[0] (xor, xfer vecreg #3) |
| f928a3736cbe9c4d v19.d[1] (xor, xfer vecreg #3) |
| 594e1f63087e3d98 v20.d[0] (xor, xfer vecreg #3) |
| f8597873030a0eb5 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.4s, v20.4s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 9162c78b8de0739d v19.d[0] (xor, xfer vecreg #3) |
| 7bbc10af32e120f9 v19.d[1] (xor, xfer vecreg #3) |
| 9aa85e4e9284565c v20.d[0] (xor, xfer vecreg #3) |
| 4c31fd95c79a70f5 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.4s, v20.4s}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 5e082465ec3c2f35 v19.d[0] (xor, xfer vecreg #3) |
| 199cb2302abd52ed v19.d[1] (xor, xfer vecreg #3) |
| 92520d8c6bdf8995 v20.d[0] (xor, xfer vecreg #3) |
| ae0ffc6f14ec97cf v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.4s, v20.4s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 71ab64c0f05e14bd v19.d[0] (xor, xfer vecreg #3) |
| ccb31d3e426d5183 v19.d[1] (xor, xfer vecreg #3) |
| b2ea33679c7e997f v20.d[0] (xor, xfer vecreg #3) |
| f6afdfb799f37af1 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.4s, v18.4s, v19.4s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 5f3f044e0557fe3a v17.d[0] (xor, xfer vecreg #1) |
| 92057a7b6e276a91 v17.d[1] (xor, xfer vecreg #1) |
| 81c01322fd94c102 v18.d[0] (xor, xfer vecreg #2) |
| c675fd3b2e54d294 v18.d[1] (xor, xfer vecreg #2) |
| 37d30753de56980e v19.d[0] (xor, xfer vecreg #3) |
| 949de8f84743f96e v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.4s, v18.4s, v19.4s}, [x5], #48 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 661e1d9f2bc0c057 v17.d[0] (xor, xfer vecreg #1) |
| 039ebfda61790d84 v17.d[1] (xor, xfer vecreg #1) |
| 07cbb91bf3e7a1b3 v18.d[0] (xor, xfer vecreg #2) |
| 3847e0fc82b8d583 v18.d[1] (xor, xfer vecreg #2) |
| 3463d989546f7e73 v19.d[0] (xor, xfer vecreg #3) |
| 7fe45409fb8ca46f v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 48 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.4s, v18.4s, v19.4s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| cf296a6525c01083 v17.d[0] (xor, xfer vecreg #1) |
| 98dc96d2d9c25a46 v17.d[1] (xor, xfer vecreg #1) |
| ab13c34d4cf69e90 v18.d[0] (xor, xfer vecreg #2) |
| 8dccbec63a7a672b v18.d[1] (xor, xfer vecreg #2) |
| 1d151b788b8145f6 v19.d[0] (xor, xfer vecreg #3) |
| 2c2be1b65eccb5e3 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.4s, v18.4s, v19.4s, v20.4s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 418b91744a19088f v17.d[0] (xor, xfer vecreg #1) |
| e14144d449d9bbf8 v17.d[1] (xor, xfer vecreg #1) |
| 43920150776b8195 v18.d[0] (xor, xfer vecreg #2) |
| 82c6cd849580687e v18.d[1] (xor, xfer vecreg #2) |
| 9756ff411133e423 v19.d[0] (xor, xfer vecreg #3) |
| b70a8ff557184bb9 v19.d[1] (xor, xfer vecreg #3) |
| 7f0b98d4e0538171 v20.d[0] (xor, xfer vecreg #3) |
| 54f64a56f09cd945 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.4s, v18.4s, v19.4s, v20.4s}, [x5], #64 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 6f796040542d7a34 v17.d[0] (xor, xfer vecreg #1) |
| 299df537bfea99c3 v17.d[1] (xor, xfer vecreg #1) |
| 6494b8e08966bf66 v18.d[0] (xor, xfer vecreg #2) |
| a6fa845f7e2c2042 v18.d[1] (xor, xfer vecreg #2) |
| c7b28a1fd998e719 v19.d[0] (xor, xfer vecreg #3) |
| cb744435650ce081 v19.d[1] (xor, xfer vecreg #3) |
| 9b2a33c88b5e03d1 v20.d[0] (xor, xfer vecreg #3) |
| c36f5373e970c157 v20.d[1] (xor, xfer vecreg #3) |
| 64 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.4s, v18.4s, v19.4s, v20.4s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 71b3bccb5d65e38a v17.d[0] (xor, xfer vecreg #1) |
| 509149fcba51c799 v17.d[1] (xor, xfer vecreg #1) |
| f25e04aae5dd636e v18.d[0] (xor, xfer vecreg #2) |
| 19a023b37adcbe06 v18.d[1] (xor, xfer vecreg #2) |
| d30136b9145e6dca v19.d[0] (xor, xfer vecreg #3) |
| a9b972f2c44b0914 v19.d[1] (xor, xfer vecreg #3) |
| 6786a1a5aa5ceaf8 v20.d[0] (xor, xfer vecreg #3) |
| 648f0c9148899821 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.2s, v20.2s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| da721f01b3bf05e0 v19.d[0] (xor, xfer vecreg #3) |
| 3c74cfb59660b7fe v19.d[1] (xor, xfer vecreg #3) |
| cc2a448875119958 v20.d[0] (xor, xfer vecreg #3) |
| ec0c29fc41041551 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.2s, v20.2s}, [x5], #16 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 768907df1d0e2c3e v19.d[0] (xor, xfer vecreg #3) |
| b38b04d438cf88d3 v19.d[1] (xor, xfer vecreg #3) |
| ce9a188e03384824 v20.d[0] (xor, xfer vecreg #3) |
| 7fe4df077e4f80c0 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.2s, v20.2s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| d7c18939c940c40d v19.d[0] (xor, xfer vecreg #3) |
| a7995fd84bbd2f21 v19.d[1] (xor, xfer vecreg #3) |
| 3613b91d6f4f0502 v20.d[0] (xor, xfer vecreg #3) |
| 75a10f9574e87725 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.2s, v18.2s, v19.2s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 92d0a4174e77f3fd v17.d[0] (xor, xfer vecreg #1) |
| eef794d6e9d96db7 v17.d[1] (xor, xfer vecreg #1) |
| ae05e29e0da5892b v18.d[0] (xor, xfer vecreg #2) |
| e7db1414f501c8fa v18.d[1] (xor, xfer vecreg #2) |
| 86da157ff10755b1 v19.d[0] (xor, xfer vecreg #3) |
| 5c94c1d4555fd03b v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.2s, v18.2s, v19.2s}, [x5], #24 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| d58ab249bc41be6e v17.d[0] (xor, xfer vecreg #1) |
| 56aba35a8bb5a742 v17.d[1] (xor, xfer vecreg #1) |
| 426a83705f463d99 v18.d[0] (xor, xfer vecreg #2) |
| ab90e3c474f9dc5e v18.d[1] (xor, xfer vecreg #2) |
| cdc96060dbe00dcc v19.d[0] (xor, xfer vecreg #3) |
| 156e11ddd9e89075 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.2s, v18.2s, v19.2s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| fa839b01d2564d7f v17.d[0] (xor, xfer vecreg #1) |
| bad65642209037c4 v17.d[1] (xor, xfer vecreg #1) |
| bed8f8263e4b988a v18.d[0] (xor, xfer vecreg #2) |
| 52aaac772bbffd38 v18.d[1] (xor, xfer vecreg #2) |
| 808b100b665bab61 v19.d[0] (xor, xfer vecreg #3) |
| 171d31075c8d9123 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.2s, v18.2s, v19.2s, v20.2s}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 9d556e9c0ab9cc05 v17.d[0] (xor, xfer vecreg #1) |
| 606e92a42b9f4193 v17.d[1] (xor, xfer vecreg #1) |
| 33e913c342c87eca v18.d[0] (xor, xfer vecreg #2) |
| 201f54409e864ddc v18.d[1] (xor, xfer vecreg #2) |
| 115ff4ccaa5164b0 v19.d[0] (xor, xfer vecreg #3) |
| a69306666081f999 v19.d[1] (xor, xfer vecreg #3) |
| 1a6fe3559f0662cb v20.d[0] (xor, xfer vecreg #3) |
| 7aa36977d0619de7 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.2s, v18.2s, v19.2s, v20.2s}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 8c5bed1c38ac972f v17.d[0] (xor, xfer vecreg #1) |
| 8a663a923015e902 v17.d[1] (xor, xfer vecreg #1) |
| ad7575c73b9ab749 v18.d[0] (xor, xfer vecreg #2) |
| 58e1be355282f19e v18.d[1] (xor, xfer vecreg #2) |
| c618d1dc5415ecca v19.d[0] (xor, xfer vecreg #3) |
| 06c6730d6cf9ea2c v19.d[1] (xor, xfer vecreg #3) |
| 4cc78c068483c8fc v20.d[0] (xor, xfer vecreg #3) |
| 5a2b5abf1b896d07 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.2s, v18.2s, v19.2s, v20.2s}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 754e1619085014a8 v17.d[0] (xor, xfer vecreg #1) |
| 7eb13321b3275465 v17.d[1] (xor, xfer vecreg #1) |
| 9c056b36cba1505c v18.d[0] (xor, xfer vecreg #2) |
| 40e6cf68cae80ed3 v18.d[1] (xor, xfer vecreg #2) |
| fe439e9e5ef176b3 v19.d[0] (xor, xfer vecreg #3) |
| 7ba85d1101288a2f v19.d[1] (xor, xfer vecreg #3) |
| 5b44a445e9b17ec2 v20.d[0] (xor, xfer vecreg #3) |
| 35501e013836a115 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.8h, v20.8h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 8785dff6a4fcefb2 v19.d[0] (xor, xfer vecreg #3) |
| 8e0da735b428a6b8 v19.d[1] (xor, xfer vecreg #3) |
| d4a3e39fa21e298d v20.d[0] (xor, xfer vecreg #3) |
| 9465ba749ee9a285 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.8h, v20.8h}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| e3a4a44af15b7cb7 v19.d[0] (xor, xfer vecreg #3) |
| ae9fa0c9a9a817fa v19.d[1] (xor, xfer vecreg #3) |
| 2a3838ebdb54a471 v20.d[0] (xor, xfer vecreg #3) |
| 04d0eb97d0778ed7 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.8h, v20.8h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 774547e67032cff8 v19.d[0] (xor, xfer vecreg #3) |
| 9dfb70976b442280 v19.d[1] (xor, xfer vecreg #3) |
| 2478db6f6efa84f9 v20.d[0] (xor, xfer vecreg #3) |
| c80b14fc556d6615 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.8h, v18.8h, v19.8h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 025fb3c391ea1908 v17.d[0] (xor, xfer vecreg #1) |
| 91fc0bf089f56799 v17.d[1] (xor, xfer vecreg #1) |
| aff7bef902c7e941 v18.d[0] (xor, xfer vecreg #2) |
| 9daf694f8d1ee193 v18.d[1] (xor, xfer vecreg #2) |
| 9db61d82d87c98c1 v19.d[0] (xor, xfer vecreg #3) |
| 6d027cd52d6881ed v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.8h, v18.8h, v19.8h}, [x5], #48 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 69a16bf0a2e07127 v17.d[0] (xor, xfer vecreg #1) |
| 4dc61a0b08b1e102 v17.d[1] (xor, xfer vecreg #1) |
| 6442c198879a268f v18.d[0] (xor, xfer vecreg #2) |
| 4a32669499cbd5df v18.d[1] (xor, xfer vecreg #2) |
| daec736872034bec v19.d[0] (xor, xfer vecreg #3) |
| 351b1ce40187a3e8 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 48 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.8h, v18.8h, v19.8h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 9a36bc37d521c800 v17.d[0] (xor, xfer vecreg #1) |
| fb45f3420cfc2c22 v17.d[1] (xor, xfer vecreg #1) |
| cd4393b9770f3df2 v18.d[0] (xor, xfer vecreg #2) |
| 37a41ddd98f19c5f v18.d[1] (xor, xfer vecreg #2) |
| faa3489ed6b86717 v19.d[0] (xor, xfer vecreg #3) |
| 9d29ed86e409cd84 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.8h, v18.8h, v19.8h, v20.8h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| c805b38ce43e3f03 v17.d[0] (xor, xfer vecreg #1) |
| 405da7509ba32da6 v17.d[1] (xor, xfer vecreg #1) |
| 6f7df38d5a7cb85a v18.d[0] (xor, xfer vecreg #2) |
| 63121b8a5a7f4886 v18.d[1] (xor, xfer vecreg #2) |
| 0bc8a0edec81550c v19.d[0] (xor, xfer vecreg #3) |
| 36f4e17d66c18124 v19.d[1] (xor, xfer vecreg #3) |
| c4efedd71a045b87 v20.d[0] (xor, xfer vecreg #3) |
| ba9f499cd2887b06 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.8h, v18.8h, v19.8h, v20.8h}, [x5], #64 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0bf8ff6097e992ad v17.d[0] (xor, xfer vecreg #1) |
| a8b26ebfa8c72984 v17.d[1] (xor, xfer vecreg #1) |
| 7ee7774d45a5ef27 v18.d[0] (xor, xfer vecreg #2) |
| e890c3a0f679e2b4 v18.d[1] (xor, xfer vecreg #2) |
| 49ab0e6956d5f41e v19.d[0] (xor, xfer vecreg #3) |
| db486596f529dc78 v19.d[1] (xor, xfer vecreg #3) |
| 5c0ca83019ae95d4 v20.d[0] (xor, xfer vecreg #3) |
| e18170cbdbfb7e84 v20.d[1] (xor, xfer vecreg #3) |
| 64 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.8h, v18.8h, v19.8h, v20.8h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 448e1c3878dbe686 v17.d[0] (xor, xfer vecreg #1) |
| 2b2005cc983a0b1f v17.d[1] (xor, xfer vecreg #1) |
| 101bb1443929c8cb v18.d[0] (xor, xfer vecreg #2) |
| 9f7e2bc1755cd4d2 v18.d[1] (xor, xfer vecreg #2) |
| 53c68ee3f5025bb1 v19.d[0] (xor, xfer vecreg #3) |
| 07597277bf09c68a v19.d[1] (xor, xfer vecreg #3) |
| 66313ceaa740545c v20.d[0] (xor, xfer vecreg #3) |
| be0ddc093a918427 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.4h, v20.4h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| fff92f13a2a2fae3 v19.d[0] (xor, xfer vecreg #3) |
| f6fe3355021a1e97 v19.d[1] (xor, xfer vecreg #3) |
| 9c65f13158aa046d v20.d[0] (xor, xfer vecreg #3) |
| 1865f2a483581800 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.4h, v20.4h}, [x5], #16 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 7780c486939f2c5f v19.d[0] (xor, xfer vecreg #3) |
| d858407d91938114 v19.d[1] (xor, xfer vecreg #3) |
| 032247250e058e7d v20.d[0] (xor, xfer vecreg #3) |
| 433c8ad49b2ae1f3 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.4h, v20.4h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| fe9be72a18d40e68 v19.d[0] (xor, xfer vecreg #3) |
| ffd279f2db3441f2 v19.d[1] (xor, xfer vecreg #3) |
| 3257f75a92508874 v20.d[0] (xor, xfer vecreg #3) |
| 9821a5eeb3f1bec4 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.4h, v18.4h, v19.4h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 932e037d1c2e3371 v17.d[0] (xor, xfer vecreg #1) |
| 190bbb10e7bdb68a v17.d[1] (xor, xfer vecreg #1) |
| d32690ac5e2a2d80 v18.d[0] (xor, xfer vecreg #2) |
| 053e1fd649ff2e63 v18.d[1] (xor, xfer vecreg #2) |
| 5e8494ada571ba10 v19.d[0] (xor, xfer vecreg #3) |
| af60c2c763308483 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.4h, v18.4h, v19.4h}, [x5], #24 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 74c266926d5d28f5 v17.d[0] (xor, xfer vecreg #1) |
| ed02a09d77a481bd v17.d[1] (xor, xfer vecreg #1) |
| 211a02fcdaced192 v18.d[0] (xor, xfer vecreg #2) |
| 61f2d0aba27d9f4b v18.d[1] (xor, xfer vecreg #2) |
| 34602a19f1c2e2c8 v19.d[0] (xor, xfer vecreg #3) |
| 2bf60011adbc6d1d v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.4h, v18.4h, v19.4h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 45b13b0979a3125d v17.d[0] (xor, xfer vecreg #1) |
| 859932f642312bcf v17.d[1] (xor, xfer vecreg #1) |
| 7b14f162da08f7bb v18.d[0] (xor, xfer vecreg #2) |
| 673484ea7c71a591 v18.d[1] (xor, xfer vecreg #2) |
| ee4f810f04ac7ef2 v19.d[0] (xor, xfer vecreg #3) |
| b98817e43e0b2014 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.4h, v18.4h, v19.4h, v20.4h}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| ebdebacb011f992b v17.d[0] (xor, xfer vecreg #1) |
| 25c45531cb9bd716 v17.d[1] (xor, xfer vecreg #1) |
| 65da3e77da827c76 v18.d[0] (xor, xfer vecreg #2) |
| 5cf81ea9590f6389 v18.d[1] (xor, xfer vecreg #2) |
| 7f5bf324d0d55202 v19.d[0] (xor, xfer vecreg #3) |
| 9b0aea549952c2ba v19.d[1] (xor, xfer vecreg #3) |
| 0e5a9e19da6f7972 v20.d[0] (xor, xfer vecreg #3) |
| e951fa1567b3cb45 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.4h, v18.4h, v19.4h, v20.4h}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 46340ebd47462a0c v17.d[0] (xor, xfer vecreg #1) |
| 1377ec609613a9e5 v17.d[1] (xor, xfer vecreg #1) |
| 752be47cdd0121de v18.d[0] (xor, xfer vecreg #2) |
| 843283fabf8afe87 v18.d[1] (xor, xfer vecreg #2) |
| c5323e5456e3474b v19.d[0] (xor, xfer vecreg #3) |
| 16705e7442c47564 v19.d[1] (xor, xfer vecreg #3) |
| 3b895a9b318fb4bc v20.d[0] (xor, xfer vecreg #3) |
| 11c8fef13d522859 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.4h, v18.4h, v19.4h, v20.4h}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| bdfcf3095d33cdc5 v17.d[0] (xor, xfer vecreg #1) |
| 91a6db9828cfc590 v17.d[1] (xor, xfer vecreg #1) |
| 55617a342ecbb2cb v18.d[0] (xor, xfer vecreg #2) |
| 23d697f2311698df v18.d[1] (xor, xfer vecreg #2) |
| 8b8c11274a8efbaa v19.d[0] (xor, xfer vecreg #3) |
| 6ead5759be965e67 v19.d[1] (xor, xfer vecreg #3) |
| c4368873a6a53147 v20.d[0] (xor, xfer vecreg #3) |
| fb05dc302c1e7243 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.16b, v20.16b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 1f7b2665ed3558c0 v19.d[0] (xor, xfer vecreg #3) |
| 724036de39a48b2b v19.d[1] (xor, xfer vecreg #3) |
| a6a759e3c5d6335d v20.d[0] (xor, xfer vecreg #3) |
| c85f7c8b2b03a2e0 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.16b, v20.16b}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 11c5237916acfb0c v19.d[0] (xor, xfer vecreg #3) |
| 754d64cc749a1707 v19.d[1] (xor, xfer vecreg #3) |
| 5279c6bf1825d70c v20.d[0] (xor, xfer vecreg #3) |
| bb83d0ccd10a43de v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.16b, v20.16b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| ab6f7ca9d0f6f024 v19.d[0] (xor, xfer vecreg #3) |
| ed0bb12e9d543c37 v19.d[1] (xor, xfer vecreg #3) |
| 5a65a5bf7aeaf2f3 v20.d[0] (xor, xfer vecreg #3) |
| 2320845ed3970de6 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.16b, v18.16b, v19.16b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 4ec0cf8adad791cb v17.d[0] (xor, xfer vecreg #1) |
| 58b4b27ecd280a91 v17.d[1] (xor, xfer vecreg #1) |
| 48e7619aa81557d3 v18.d[0] (xor, xfer vecreg #2) |
| 85f0959e23dda8e2 v18.d[1] (xor, xfer vecreg #2) |
| 5b596a8acfe8f306 v19.d[0] (xor, xfer vecreg #3) |
| c2808acbe1d86007 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.16b, v18.16b, v19.16b}, [x5], #48 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| d1cd15bdbe8b5450 v17.d[0] (xor, xfer vecreg #1) |
| abecbab8c56dd1ae v17.d[1] (xor, xfer vecreg #1) |
| 722e006eee13ca39 v18.d[0] (xor, xfer vecreg #2) |
| 54431e86c2c82408 v18.d[1] (xor, xfer vecreg #2) |
| 9f4a27bad55fdc65 v19.d[0] (xor, xfer vecreg #3) |
| 09ce31c179ec10a9 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 48 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.16b, v18.16b, v19.16b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 2d784af355d13327 v17.d[0] (xor, xfer vecreg #1) |
| 5f92014e704bc328 v17.d[1] (xor, xfer vecreg #1) |
| 15633939e0340e0f v18.d[0] (xor, xfer vecreg #2) |
| 5e581f03f74612eb v18.d[1] (xor, xfer vecreg #2) |
| 6bab2ae69700612f v19.d[0] (xor, xfer vecreg #3) |
| d8669ba4d9577a45 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.16b, v18.16b, v19.16b, v20.16b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| cae1313072cf6112 v17.d[0] (xor, xfer vecreg #1) |
| 77963fa81fdfece4 v17.d[1] (xor, xfer vecreg #1) |
| 063bb2aee42cae91 v18.d[0] (xor, xfer vecreg #2) |
| de564adcd9bb30d8 v18.d[1] (xor, xfer vecreg #2) |
| 759b74cc664af329 v19.d[0] (xor, xfer vecreg #3) |
| 64007ca9307f3680 v19.d[1] (xor, xfer vecreg #3) |
| e6b6186fabc10675 v20.d[0] (xor, xfer vecreg #3) |
| 056bfe9d1c7551af v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.16b, v18.16b, v19.16b, v20.16b}, [x5], #64 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| d2a6c5a34ae19504 v17.d[0] (xor, xfer vecreg #1) |
| 3ae037c67028d64f v17.d[1] (xor, xfer vecreg #1) |
| cb215d6ee7f0123e v18.d[0] (xor, xfer vecreg #2) |
| 3766b9473eabdaaf v18.d[1] (xor, xfer vecreg #2) |
| 0f53a6359f79ac08 v19.d[0] (xor, xfer vecreg #3) |
| 14c83f69ddd04e62 v19.d[1] (xor, xfer vecreg #3) |
| 8328fb0bd24b7b9a v20.d[0] (xor, xfer vecreg #3) |
| 43c0bb9b90666582 v20.d[1] (xor, xfer vecreg #3) |
| 64 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.16b, v18.16b, v19.16b, v20.16b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 828d11a5fdbcff60 v17.d[0] (xor, xfer vecreg #1) |
| 17e3d34696345ce9 v17.d[1] (xor, xfer vecreg #1) |
| c4b9961fe454825f v18.d[0] (xor, xfer vecreg #2) |
| 7f6001901cde9443 v18.d[1] (xor, xfer vecreg #2) |
| 38b869819866fdcf v19.d[0] (xor, xfer vecreg #3) |
| 77a86fdab7a6d4ee v19.d[1] (xor, xfer vecreg #3) |
| dfd59dd764fd6064 v20.d[0] (xor, xfer vecreg #3) |
| 63653822e4fee1d0 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.8b, v20.8b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| fc1dddd7e5bfe10f v19.d[0] (xor, xfer vecreg #3) |
| c12e78be34f80ba7 v19.d[1] (xor, xfer vecreg #3) |
| e5f61ca96a95de9a v20.d[0] (xor, xfer vecreg #3) |
| 6e9d730c2588fa9e v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.8b, v20.8b}, [x5], #16 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 1b3582bbcaa739a3 v19.d[0] (xor, xfer vecreg #3) |
| 1e9beb3fc24c901c v19.d[1] (xor, xfer vecreg #3) |
| 1475c920af02af75 v20.d[0] (xor, xfer vecreg #3) |
| 40437eb127b0b165 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.8b, v20.8b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0f2d8a3059884247 v19.d[0] (xor, xfer vecreg #3) |
| 89519375526ffada v19.d[1] (xor, xfer vecreg #3) |
| c727d4425ed3c4a7 v20.d[0] (xor, xfer vecreg #3) |
| 041f13a9717603f1 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.8b, v18.8b, v19.8b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 73fece60ca3cd87a v17.d[0] (xor, xfer vecreg #1) |
| 57c5c213abc585d4 v17.d[1] (xor, xfer vecreg #1) |
| cd9a08d6949890aa v18.d[0] (xor, xfer vecreg #2) |
| 4d7fe258fdd971bb v18.d[1] (xor, xfer vecreg #2) |
| 567aac10f39ff4bb v19.d[0] (xor, xfer vecreg #3) |
| 4442537368966f33 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.8b, v18.8b, v19.8b}, [x5], #24 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| c680b482cbde6449 v17.d[0] (xor, xfer vecreg #1) |
| a5d00ef83a8672fe v17.d[1] (xor, xfer vecreg #1) |
| 7fb8f2f5563aee7d v18.d[0] (xor, xfer vecreg #2) |
| 500306a240aed177 v18.d[1] (xor, xfer vecreg #2) |
| 8f3956ba38d6b670 v19.d[0] (xor, xfer vecreg #3) |
| 9364104e88f4117d v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.8b, v18.8b, v19.8b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 440ffa30f1cf011a v17.d[0] (xor, xfer vecreg #1) |
| 80a20e134b96c6f1 v17.d[1] (xor, xfer vecreg #1) |
| 6e33b8231d798647 v18.d[0] (xor, xfer vecreg #2) |
| c53c34bf4ca04d78 v18.d[1] (xor, xfer vecreg #2) |
| 701366634ca8991c v19.d[0] (xor, xfer vecreg #3) |
| bca9ad1a37be060b v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.8b, v18.8b, v19.8b, v20.8b}, [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| f03cf22b3733c1a7 v17.d[0] (xor, xfer vecreg #1) |
| 2c31a876622aa3ff v17.d[1] (xor, xfer vecreg #1) |
| bae6c2f38392f71a v18.d[0] (xor, xfer vecreg #2) |
| f11f51c2a4e40814 v18.d[1] (xor, xfer vecreg #2) |
| d044fb87e1e405a5 v19.d[0] (xor, xfer vecreg #3) |
| 02060feaf9277131 v19.d[1] (xor, xfer vecreg #3) |
| 15a7f29c9ba882f9 v20.d[0] (xor, xfer vecreg #3) |
| e2bda353bec23773 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.8b, v18.8b, v19.8b, v20.8b}, [x5], #32 with x5 = middle_of_block+9, x6=9 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 48cb8d5a9e6b1e89 v17.d[0] (xor, xfer vecreg #1) |
| ed6fbd3603752f7e v17.d[1] (xor, xfer vecreg #1) |
| 778088fc360951aa v18.d[0] (xor, xfer vecreg #2) |
| 18a141c0ccad289e v18.d[1] (xor, xfer vecreg #2) |
| 29a803a7d4ded7db v19.d[0] (xor, xfer vecreg #3) |
| a8701ad350637644 v19.d[1] (xor, xfer vecreg #3) |
| f4771924d65c6605 v20.d[0] (xor, xfer vecreg #3) |
| 61f34a142fa7b2ca v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v17.8b, v18.8b, v19.8b, v20.8b}, [x5], x6 with x5 = middle_of_block+-13, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 51675122ed06c6b5 v17.d[0] (xor, xfer vecreg #1) |
| 06513467b3ac8dc1 v17.d[1] (xor, xfer vecreg #1) |
| 2ffadf40e228f9aa v18.d[0] (xor, xfer vecreg #2) |
| 7eb4e7cd4830d06b v18.d[1] (xor, xfer vecreg #2) |
| c1c79b6c433e5fe4 v19.d[0] (xor, xfer vecreg #3) |
| f3d9b1e9c2a73997 v19.d[1] (xor, xfer vecreg #3) |
| ea1896986aa7d867 v20.d[0] (xor, xfer vecreg #3) |
| 6a17d3a0ff61a1e0 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LD1R (single structure, replicate) |
| ld1r {v17.2d}, [x5] with x5 = middle_of_block+3, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 78c1efa3ad67ac8e v17.d[0] (xor, xfer vecreg #1) |
| d0029ff8a47b2180 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.1d}, [x5] with x5 = middle_of_block+3, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| e7b9db9d6c0fd9bd v17.d[0] (xor, xfer vecreg #1) |
| 54d2d26b4eac4fe4 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.4s}, [x5] with x5 = middle_of_block+3, x6=-3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| f5ddf6b25ea828c3 v17.d[0] (xor, xfer vecreg #1) |
| 1cf9d1c64c7ce9cc v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.2s}, [x5] with x5 = middle_of_block+3, x6=-2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 12feefd5cf4ecb5f v17.d[0] (xor, xfer vecreg #1) |
| 3652a32152c90908 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.8h}, [x5] with x5 = middle_of_block+3, x6=-1 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 486e3a976df4de3b v17.d[0] (xor, xfer vecreg #1) |
| bdc7e3c0bcd7277e v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.4h}, [x5] with x5 = middle_of_block+3, x6=1 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| fa7ad1186cc62d7d v17.d[0] (xor, xfer vecreg #1) |
| ca73c72be0a4dccc v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.16b}, [x5] with x5 = middle_of_block+3, x6=2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 972320ed1b86b9d0 v17.d[0] (xor, xfer vecreg #1) |
| 71326212d7485b2e v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.8b}, [x5] with x5 = middle_of_block+3, x6=3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| d314ed43d78e2919 v17.d[0] (xor, xfer vecreg #1) |
| 32d35c2717dee6d2 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.2d}, [x5], #8 with x5 = middle_of_block+3, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 1f03c426bc80c750 v17.d[0] (xor, xfer vecreg #1) |
| d226b3eb27b671bc v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.1d}, [x5], #8 with x5 = middle_of_block+3, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 10f46aad16f386cf v17.d[0] (xor, xfer vecreg #1) |
| 8e1384b617154ab8 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.4s}, [x5], #4 with x5 = middle_of_block+3, x6=-3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 47f268c45d2ebeb5 v17.d[0] (xor, xfer vecreg #1) |
| e86f1be584540513 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.2s}, [x5], #4 with x5 = middle_of_block+3, x6=-2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 72e69c376e931872 v17.d[0] (xor, xfer vecreg #1) |
| fcd35f7801ea261f v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.8h}, [x5], #2 with x5 = middle_of_block+3, x6=-1 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 6973ffa402fd0860 v17.d[0] (xor, xfer vecreg #1) |
| ea95e62e78c2d465 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 2 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.4h}, [x5], #2 with x5 = middle_of_block+3, x6=1 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| bc879d96fd1e0aa0 v17.d[0] (xor, xfer vecreg #1) |
| 9eb30c0df4fd9aa7 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 2 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.16b}, [x5], #1 with x5 = middle_of_block+3, x6=2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 18aa71c4f9ee72d3 v17.d[0] (xor, xfer vecreg #1) |
| 401c86b4d6d2aa47 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 1 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.8b}, [x5], #1 with x5 = middle_of_block+3, x6=3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 5d7c1e42d935b2dc v17.d[0] (xor, xfer vecreg #1) |
| 9453ab1510eec6f0 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 1 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.2d}, [x5], x6 with x5 = middle_of_block+3, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 21bb7b3e05fd59b8 v17.d[0] (xor, xfer vecreg #1) |
| a5498aed344a3637 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.1d}, [x5], x6 with x5 = middle_of_block+3, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| f6e0d66273639291 v17.d[0] (xor, xfer vecreg #1) |
| fd525d30765ccb9a v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.4s}, [x5], x6 with x5 = middle_of_block+3, x6=-3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| d1a290bae16e030a v17.d[0] (xor, xfer vecreg #1) |
| 2c7011c424ad5e97 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -3 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.2s}, [x5], x6 with x5 = middle_of_block+3, x6=-2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| dd8de5f1889b29d1 v17.d[0] (xor, xfer vecreg #1) |
| f95240fd45e9c844 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -2 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.8h}, [x5], x6 with x5 = middle_of_block+3, x6=-1 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| f5757c6da3ee4b78 v17.d[0] (xor, xfer vecreg #1) |
| 43cfa565c4402470 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -1 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.4h}, [x5], x6 with x5 = middle_of_block+3, x6=1 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 333e06ab82905a95 v17.d[0] (xor, xfer vecreg #1) |
| a9f1771e9e33de90 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 1 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.16b}, [x5], x6 with x5 = middle_of_block+3, x6=2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 28a89ff642e4eff2 v17.d[0] (xor, xfer vecreg #1) |
| 5acb3fabbcf5b850 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 2 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1r {v17.8b}, [x5], x6 with x5 = middle_of_block+3, x6=3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 7abcdfc010a86347 v17.d[0] (xor, xfer vecreg #1) |
| 2cd02031a0db2c1c v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 3 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LD2R (single structure, replicate) |
| ld2r {v17.2d , v18.2d }, [x5] with x5 = middle_of_block+3, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 6e4de75203b54027 v17.d[0] (xor, xfer vecreg #1) |
| 69343983099fe2b6 v17.d[1] (xor, xfer vecreg #1) |
| 7dc631c5319c8bcc v18.d[0] (xor, xfer vecreg #2) |
| 2c6ba8893227492c v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v18.1d , v19.1d }, [x5] with x5 = middle_of_block+3, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 8cba82b58d898167 v18.d[0] (xor, xfer vecreg #2) |
| 333dd539bf3527e8 v18.d[1] (xor, xfer vecreg #2) |
| f41e26dbeae071fd v19.d[0] (xor, xfer vecreg #3) |
| cbef8063a33e5cfa v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v19.4s , v20.4s }, [x5] with x5 = middle_of_block+3, x6=-3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 809448c91f486078 v19.d[0] (xor, xfer vecreg #3) |
| 92b62728b73ae08a v19.d[1] (xor, xfer vecreg #3) |
| 0b2aa7efd5e57b77 v20.d[0] (xor, xfer vecreg #3) |
| 98f56f60c8844445 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v17.2s , v18.2s }, [x5] with x5 = middle_of_block+3, x6=-2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 631deaf081c65f94 v17.d[0] (xor, xfer vecreg #1) |
| 2cce48b020c6f178 v17.d[1] (xor, xfer vecreg #1) |
| 09946513af1bd9c0 v18.d[0] (xor, xfer vecreg #2) |
| bf009dbc1754f4fa v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v18.8h , v19.8h }, [x5] with x5 = middle_of_block+3, x6=-1 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 24bb867fbebed565 v18.d[0] (xor, xfer vecreg #2) |
| cbed45a576e028d6 v18.d[1] (xor, xfer vecreg #2) |
| 6b096748a7e38e88 v19.d[0] (xor, xfer vecreg #3) |
| 67e6fc6fc2fb99e2 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v19.4h , v20.4h }, [x5] with x5 = middle_of_block+3, x6=1 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| ea558ff617e37459 v19.d[0] (xor, xfer vecreg #3) |
| b0a0493576b1de6e v19.d[1] (xor, xfer vecreg #3) |
| dcdcea9bff1baf1d v20.d[0] (xor, xfer vecreg #3) |
| 3915f9c0ec730979 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v17.16b, v18.16b}, [x5] with x5 = middle_of_block+3, x6=2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| d006096087133535 v17.d[0] (xor, xfer vecreg #1) |
| 8ca2f8fa03cb3e44 v17.d[1] (xor, xfer vecreg #1) |
| 7e4d71611c606229 v18.d[0] (xor, xfer vecreg #2) |
| a06268667ad96dce v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v18.8b , v19.8b }, [x5] with x5 = middle_of_block+3, x6=3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 3d5318724b24a49d v18.d[0] (xor, xfer vecreg #2) |
| 5aadca434b92ff0b v18.d[1] (xor, xfer vecreg #2) |
| f9ac510f26bdee7d v19.d[0] (xor, xfer vecreg #3) |
| d7711062d5102de1 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v19.2d , v20.2d }, [x5], #16 with x5 = middle_of_block+3, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 1f413b3833665d37 v19.d[0] (xor, xfer vecreg #3) |
| 00f89a19ee1fb943 v19.d[1] (xor, xfer vecreg #3) |
| d97d77eca8f044de v20.d[0] (xor, xfer vecreg #3) |
| b2f5bb69f462f8f1 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v17.1d , v18.1d }, [x5], #16 with x5 = middle_of_block+3, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 08493dd1fa363bd9 v17.d[0] (xor, xfer vecreg #1) |
| 7dcb7fadf6855f88 v17.d[1] (xor, xfer vecreg #1) |
| 5090a8afe744662a v18.d[0] (xor, xfer vecreg #2) |
| a8d8718767f27d48 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v18.4s , v19.4s }, [x5], #8 with x5 = middle_of_block+3, x6=-3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 248adef2375d25a5 v18.d[0] (xor, xfer vecreg #2) |
| dfb0b3726220cd67 v18.d[1] (xor, xfer vecreg #2) |
| 22b44be65a17530a v19.d[0] (xor, xfer vecreg #3) |
| f2cb79bcafa4a136 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v19.2s , v20.2s }, [x5], #8 with x5 = middle_of_block+3, x6=-2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 7114920c1fcc7fa2 v19.d[0] (xor, xfer vecreg #3) |
| 302107652037825a v19.d[1] (xor, xfer vecreg #3) |
| 51007297e3ec06c8 v20.d[0] (xor, xfer vecreg #3) |
| c5d6e9c2c47b9be8 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v17.8h , v18.8h }, [x5], #4 with x5 = middle_of_block+3, x6=-1 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 97d3b0cba7a884c5 v17.d[0] (xor, xfer vecreg #1) |
| d1976d855cf6a479 v17.d[1] (xor, xfer vecreg #1) |
| 93448a10aea9d137 v18.d[0] (xor, xfer vecreg #2) |
| b1ba2047c58d13c1 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v18.4h , v19.4h }, [x5], #4 with x5 = middle_of_block+3, x6=1 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 79c6d3c2997837e4 v18.d[0] (xor, xfer vecreg #2) |
| e7f47c2f42540b4d v18.d[1] (xor, xfer vecreg #2) |
| e71f5dcd379f40ba v19.d[0] (xor, xfer vecreg #3) |
| a241767b4c3fc9a0 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v19.16b, v20.16b}, [x5], #2 with x5 = middle_of_block+3, x6=2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| ce621fb4b93373b6 v19.d[0] (xor, xfer vecreg #3) |
| 96b584fd5dba9e07 v19.d[1] (xor, xfer vecreg #3) |
| 20b63611f3b1c299 v20.d[0] (xor, xfer vecreg #3) |
| 70fd2a6ada7fdd99 v20.d[1] (xor, xfer vecreg #3) |
| 2 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v17.8b , v18.8b }, [x5], #2 with x5 = middle_of_block+3, x6=3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 213461fd8902fd05 v17.d[0] (xor, xfer vecreg #1) |
| fdc67bf38151899f v17.d[1] (xor, xfer vecreg #1) |
| 0e47146603b9f595 v18.d[0] (xor, xfer vecreg #2) |
| 182722d442955a56 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 2 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v18.2d , v19.2d }, [x5], x6 with x5 = middle_of_block+3, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| b6bb43fcb441679e v18.d[0] (xor, xfer vecreg #2) |
| 0125831577e7ecab v18.d[1] (xor, xfer vecreg #2) |
| 2a5ee43c264d28e4 v19.d[0] (xor, xfer vecreg #3) |
| 69b71e980148350a v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v19.1d , v20.1d }, [x5], x6 with x5 = middle_of_block+3, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| b93532be132f6752 v19.d[0] (xor, xfer vecreg #3) |
| b031dbef4f59305e v19.d[1] (xor, xfer vecreg #3) |
| bbd7c04e69baff2e v20.d[0] (xor, xfer vecreg #3) |
| a89e0657f819d026 v20.d[1] (xor, xfer vecreg #3) |
| -4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v17.4s , v18.4s }, [x5], x6 with x5 = middle_of_block+3, x6=-3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 3784bc3685159dc7 v17.d[0] (xor, xfer vecreg #1) |
| cb5dcd6fee16eee3 v17.d[1] (xor, xfer vecreg #1) |
| bd31b3ae329e1f43 v18.d[0] (xor, xfer vecreg #2) |
| 94cec3f017202a8b v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -3 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v18.2s , v19.2s }, [x5], x6 with x5 = middle_of_block+3, x6=-2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 2c58144998e36da5 v18.d[0] (xor, xfer vecreg #2) |
| 3bf24cdd065aa990 v18.d[1] (xor, xfer vecreg #2) |
| 4f6e7abf02ad896a v19.d[0] (xor, xfer vecreg #3) |
| 8b41118d67ab9117 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -2 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v19.8h , v20.8h }, [x5], x6 with x5 = middle_of_block+3, x6=-1 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 6c7875fee654dc37 v19.d[0] (xor, xfer vecreg #3) |
| dd364b4847682a5c v19.d[1] (xor, xfer vecreg #3) |
| 4baedbd782c4ff95 v20.d[0] (xor, xfer vecreg #3) |
| a636aad12d996815 v20.d[1] (xor, xfer vecreg #3) |
| -1 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v17.4h , v18.4h }, [x5], x6 with x5 = middle_of_block+3, x6=1 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| baea6010762e53b4 v17.d[0] (xor, xfer vecreg #1) |
| 0ca09c63200ace9f v17.d[1] (xor, xfer vecreg #1) |
| afc24dd5be81f8dd v18.d[0] (xor, xfer vecreg #2) |
| 6ecc11820b1eea03 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 1 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v18.16b, v19.16b}, [x5], x6 with x5 = middle_of_block+3, x6=2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 513555e6994d649a v18.d[0] (xor, xfer vecreg #2) |
| c3f2e35d9df01026 v18.d[1] (xor, xfer vecreg #2) |
| d714ea6439703719 v19.d[0] (xor, xfer vecreg #3) |
| 118139b248856bf5 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 2 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2r {v19.8b , v20.8b }, [x5], x6 with x5 = middle_of_block+3, x6=3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 67efcfe941317496 v19.d[0] (xor, xfer vecreg #3) |
| 8db024b263f84a5a v19.d[1] (xor, xfer vecreg #3) |
| ee6cbf42c93263aa v20.d[0] (xor, xfer vecreg #3) |
| 414cb15de82b0914 v20.d[1] (xor, xfer vecreg #3) |
| 3 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LD3R (single structure, replicate) |
| ld3r {v17.2d , v18.2d , v19.2d }, [x5] with x5 = middle_of_block+3, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 57193325a146cdd4 v17.d[0] (xor, xfer vecreg #1) |
| 702a2ffe4edcdf4c v17.d[1] (xor, xfer vecreg #1) |
| 175087ebb597fe2a v18.d[0] (xor, xfer vecreg #2) |
| ebba02b33822f0ce v18.d[1] (xor, xfer vecreg #2) |
| 35fdc98502b00972 v19.d[0] (xor, xfer vecreg #3) |
| 86a3d76abf65709d v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v18.1d , v19.1d , v20.1d }, [x5] with x5 = middle_of_block+3, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 560843da0bef0cea v18.d[0] (xor, xfer vecreg #2) |
| b587992df7863cb3 v18.d[1] (xor, xfer vecreg #2) |
| 97f1ba96b79cceeb v19.d[0] (xor, xfer vecreg #3) |
| f35041798733e425 v19.d[1] (xor, xfer vecreg #3) |
| 1dad02b6c736fbc7 v20.d[0] (xor, xfer vecreg #3) |
| 166cf42adbfd5d1f v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v17.4s , v18.4s , v19.4s }, [x5] with x5 = middle_of_block+3, x6=-3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 75d17e6471b81b36 v17.d[0] (xor, xfer vecreg #1) |
| 8b9fbcc042a2e6c0 v17.d[1] (xor, xfer vecreg #1) |
| 12b9ce73dced6fb4 v18.d[0] (xor, xfer vecreg #2) |
| a9c6c24f88152246 v18.d[1] (xor, xfer vecreg #2) |
| cf0fba22cac44348 v19.d[0] (xor, xfer vecreg #3) |
| 586b39a2e5a814e9 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v18.2s , v19.2s , v20.2s }, [x5] with x5 = middle_of_block+3, x6=-2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 9e2d7313ea9eb1f2 v18.d[0] (xor, xfer vecreg #2) |
| 0aa99d731f6b8d30 v18.d[1] (xor, xfer vecreg #2) |
| d701483fa74bef5b v19.d[0] (xor, xfer vecreg #3) |
| 1c5f41e344fd25e1 v19.d[1] (xor, xfer vecreg #3) |
| 1b2513bb408c40cb v20.d[0] (xor, xfer vecreg #3) |
| 45b3711280953114 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v17.8h , v18.8h , v19.8h }, [x5] with x5 = middle_of_block+3, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 527cda24e5a617d3 v17.d[0] (xor, xfer vecreg #1) |
| 206eb6a73ba52443 v17.d[1] (xor, xfer vecreg #1) |
| 6d6e279031465866 v18.d[0] (xor, xfer vecreg #2) |
| 360e35b657ee27d0 v18.d[1] (xor, xfer vecreg #2) |
| 0b82783e6b9d197c v19.d[0] (xor, xfer vecreg #3) |
| 2db9f90d8f73f601 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v18.4h , v19.4h , v20.4h }, [x5] with x5 = middle_of_block+3, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 190d5ff27be14404 v18.d[0] (xor, xfer vecreg #2) |
| aa224b83e946cf46 v18.d[1] (xor, xfer vecreg #2) |
| 09b4cf76a33711fa v19.d[0] (xor, xfer vecreg #3) |
| 297e4390bbf4302e v19.d[1] (xor, xfer vecreg #3) |
| bf21393e726f5b40 v20.d[0] (xor, xfer vecreg #3) |
| f1c249b5f592a592 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v17.16b, v18.16b, v19.16b}, [x5] with x5 = middle_of_block+3, x6=-3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0901b9ec44b0d96e v17.d[0] (xor, xfer vecreg #1) |
| 937fdb594aeb86c7 v17.d[1] (xor, xfer vecreg #1) |
| 35b5573fe82cc322 v18.d[0] (xor, xfer vecreg #2) |
| 81439d2bb55065bc v18.d[1] (xor, xfer vecreg #2) |
| 45be6fb9b46773c0 v19.d[0] (xor, xfer vecreg #3) |
| 3861484632748d4a v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v18.8b , v19.8b , v20.8b }, [x5] with x5 = middle_of_block+3, x6=-2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 073fc2e0f2c2d708 v18.d[0] (xor, xfer vecreg #2) |
| b693c3ff74b62195 v18.d[1] (xor, xfer vecreg #2) |
| 8d93c2f05afd3fe1 v19.d[0] (xor, xfer vecreg #3) |
| 394d67200bb922ac v19.d[1] (xor, xfer vecreg #3) |
| 715bc502bb86b0b3 v20.d[0] (xor, xfer vecreg #3) |
| 37399bb25c96da38 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v17.2d , v18.2d , v19.2d }, [x5], #24 with x5 = middle_of_block+3, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 01dc0c2fa02185c5 v17.d[0] (xor, xfer vecreg #1) |
| 7246d0c2b63cc243 v17.d[1] (xor, xfer vecreg #1) |
| fa783633fe737f5d v18.d[0] (xor, xfer vecreg #2) |
| 90074f397d46a392 v18.d[1] (xor, xfer vecreg #2) |
| 5d96f0c5b65397a4 v19.d[0] (xor, xfer vecreg #3) |
| 3981b56b99323e77 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v18.1d , v19.1d , v20.1d }, [x5], #24 with x5 = middle_of_block+3, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 4608c89ab04907aa v18.d[0] (xor, xfer vecreg #2) |
| 4c9c2685e05da4bd v18.d[1] (xor, xfer vecreg #2) |
| 081bf80aff7016f7 v19.d[0] (xor, xfer vecreg #3) |
| 6d6cce3254ec1dfa v19.d[1] (xor, xfer vecreg #3) |
| 6f443fee750ce931 v20.d[0] (xor, xfer vecreg #3) |
| 39b887abd53fefa7 v20.d[1] (xor, xfer vecreg #3) |
| 24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v17.4s , v18.4s , v19.4s }, [x5], #12 with x5 = middle_of_block+3, x6=-3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 4f8200d55602c6c6 v17.d[0] (xor, xfer vecreg #1) |
| dffdce62121ee2cf v17.d[1] (xor, xfer vecreg #1) |
| 80e10ad0f9947bea v18.d[0] (xor, xfer vecreg #2) |
| 555d52d476278a7f v18.d[1] (xor, xfer vecreg #2) |
| 33e92c4b07d8c425 v19.d[0] (xor, xfer vecreg #3) |
| 854321bcdbee8d80 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 12 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v18.2s , v19.2s , v20.2s }, [x5], #12 with x5 = middle_of_block+3, x6=-2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| a1127b756b4577ee v18.d[0] (xor, xfer vecreg #2) |
| 8fdd93b64ed9775e v18.d[1] (xor, xfer vecreg #2) |
| 7b64bdfc7071d468 v19.d[0] (xor, xfer vecreg #3) |
| e37b9767b72d40ba v19.d[1] (xor, xfer vecreg #3) |
| 55fe24d389e6f649 v20.d[0] (xor, xfer vecreg #3) |
| 17de2e3f7f2e057f v20.d[1] (xor, xfer vecreg #3) |
| 12 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v17.8h , v18.8h , v19.8h }, [x5], #6 with x5 = middle_of_block+3, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 146ff15e3d0300f6 v17.d[0] (xor, xfer vecreg #1) |
| 58f57519715bd55a v17.d[1] (xor, xfer vecreg #1) |
| 79799fd8a0d695ef v18.d[0] (xor, xfer vecreg #2) |
| b13a632f6484f240 v18.d[1] (xor, xfer vecreg #2) |
| d9fa84f1a21c9d0f v19.d[0] (xor, xfer vecreg #3) |
| 75276df8cb4d8ccf v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 6 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v18.4h , v19.4h , v20.4h }, [x5], #6 with x5 = middle_of_block+3, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 902f74978296ce48 v18.d[0] (xor, xfer vecreg #2) |
| 9cf62b32ddccba18 v18.d[1] (xor, xfer vecreg #2) |
| 5aecc0225232b9b4 v19.d[0] (xor, xfer vecreg #3) |
| be1ae260531bac8a v19.d[1] (xor, xfer vecreg #3) |
| 145efc5ca77ea861 v20.d[0] (xor, xfer vecreg #3) |
| ef4daf0d7a043b60 v20.d[1] (xor, xfer vecreg #3) |
| 6 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v17.16b, v18.16b, v19.16b}, [x5], #3 with x5 = middle_of_block+3, x6=-3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| c3e2f8fae3c5d78b v17.d[0] (xor, xfer vecreg #1) |
| 57ecaeba58c4b4d1 v17.d[1] (xor, xfer vecreg #1) |
| 1f6bd6e1f1f50080 v18.d[0] (xor, xfer vecreg #2) |
| 4ac5f1ef2bc3d000 v18.d[1] (xor, xfer vecreg #2) |
| 642cec80f4da0fb5 v19.d[0] (xor, xfer vecreg #3) |
| 253eacc8fe898814 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 3 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v18.8b , v19.8b , v20.8b }, [x5], #3 with x5 = middle_of_block+3, x6=-2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 7045c00b6a03c5fc v18.d[0] (xor, xfer vecreg #2) |
| 95860d99add48e8a v18.d[1] (xor, xfer vecreg #2) |
| fc18f38bc00b22fb v19.d[0] (xor, xfer vecreg #3) |
| 1be8d0bb4858800b v19.d[1] (xor, xfer vecreg #3) |
| 6c73b3e7364eb24d v20.d[0] (xor, xfer vecreg #3) |
| e3a32bb6e65eb1ea v20.d[1] (xor, xfer vecreg #3) |
| 3 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v17.2d , v18.2d , v19.2d }, [x5], x6 with x5 = middle_of_block+3, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 7ee07e1ff08e6342 v17.d[0] (xor, xfer vecreg #1) |
| 07e3d1dcde9d256e v17.d[1] (xor, xfer vecreg #1) |
| f683eafe678c1363 v18.d[0] (xor, xfer vecreg #2) |
| 9f97b8e5a3b24c73 v18.d[1] (xor, xfer vecreg #2) |
| 92f91a7e673136ed v19.d[0] (xor, xfer vecreg #3) |
| c79d5e8d96801c2e v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v18.1d , v19.1d , v20.1d }, [x5], x6 with x5 = middle_of_block+3, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 7dc9215dbafe1fe2 v18.d[0] (xor, xfer vecreg #2) |
| 9a2f598bdf921256 v18.d[1] (xor, xfer vecreg #2) |
| 9328eab8187cdaf8 v19.d[0] (xor, xfer vecreg #3) |
| 1c878019b782dcdd v19.d[1] (xor, xfer vecreg #3) |
| 1ce5976bbd8ac35c v20.d[0] (xor, xfer vecreg #3) |
| 1382c0dae4df88bd v20.d[1] (xor, xfer vecreg #3) |
| -4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v17.4s , v18.4s , v19.4s }, [x5], x6 with x5 = middle_of_block+3, x6=-3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 190ac9035745033c v17.d[0] (xor, xfer vecreg #1) |
| efa956cd91c3f59b v17.d[1] (xor, xfer vecreg #1) |
| a5bae777a1234087 v18.d[0] (xor, xfer vecreg #2) |
| b69133793b6822fc v18.d[1] (xor, xfer vecreg #2) |
| cbf7d18f083c965e v19.d[0] (xor, xfer vecreg #3) |
| 0391ed6401c4eec8 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -3 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v18.2s , v19.2s , v20.2s }, [x5], x6 with x5 = middle_of_block+3, x6=-2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 05e1bfca872e95df v18.d[0] (xor, xfer vecreg #2) |
| ca8f30a892a6671a v18.d[1] (xor, xfer vecreg #2) |
| 3a87354bb15cda67 v19.d[0] (xor, xfer vecreg #3) |
| e095131ac03be1a0 v19.d[1] (xor, xfer vecreg #3) |
| a26ee91e0381057b v20.d[0] (xor, xfer vecreg #3) |
| 9e8891199426df78 v20.d[1] (xor, xfer vecreg #3) |
| -2 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v17.8h , v18.8h , v19.8h }, [x5], x6 with x5 = middle_of_block+3, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| bd49ed003a6ce16f v17.d[0] (xor, xfer vecreg #1) |
| 1768c877333afbb5 v17.d[1] (xor, xfer vecreg #1) |
| a6e1d25080eb02c5 v18.d[0] (xor, xfer vecreg #2) |
| 3fca4a54a4befa20 v18.d[1] (xor, xfer vecreg #2) |
| 4c8a47fd816716f2 v19.d[0] (xor, xfer vecreg #3) |
| 8a3ef71f1bf8e158 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v18.4h , v19.4h , v20.4h }, [x5], x6 with x5 = middle_of_block+3, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 9824b4e5f5864995 v18.d[0] (xor, xfer vecreg #2) |
| 4548b18fe7b0ac77 v18.d[1] (xor, xfer vecreg #2) |
| 8bfeace0acf1e35e v19.d[0] (xor, xfer vecreg #3) |
| 88b3a75d8121aef4 v19.d[1] (xor, xfer vecreg #3) |
| a8cb4f2231fcf587 v20.d[0] (xor, xfer vecreg #3) |
| a456bb1314d3d6bd v20.d[1] (xor, xfer vecreg #3) |
| -4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v17.16b, v18.16b, v19.16b}, [x5], x6 with x5 = middle_of_block+3, x6=-3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 11948038eb6ad93b v17.d[0] (xor, xfer vecreg #1) |
| 874d4def07e1020f v17.d[1] (xor, xfer vecreg #1) |
| d44ba9e79b8f51bf v18.d[0] (xor, xfer vecreg #2) |
| 9d93f8f52c4716c5 v18.d[1] (xor, xfer vecreg #2) |
| dfb910384c7cc409 v19.d[0] (xor, xfer vecreg #3) |
| 3e0fe8cf77e2df83 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| -3 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3r {v18.8b , v19.8b , v20.8b }, [x5], x6 with x5 = middle_of_block+3, x6=-2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| b960c673da301f50 v18.d[0] (xor, xfer vecreg #2) |
| 2bf8fde2fd4f010d v18.d[1] (xor, xfer vecreg #2) |
| 7ef8356f3884c820 v19.d[0] (xor, xfer vecreg #3) |
| 33815f841cd56479 v19.d[1] (xor, xfer vecreg #3) |
| fee1278033273425 v20.d[0] (xor, xfer vecreg #3) |
| 468c616886858e2a v20.d[1] (xor, xfer vecreg #3) |
| -2 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LD4R (single structure, replicate) |
| ld4r {v17.2d , v18.2d , v19.2d , v20.2d }, [x5] with x5 = middle_of_block+3, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 3dec6888d0fbd8f8 v17.d[0] (xor, xfer vecreg #1) |
| 38399d2a4ff35576 v17.d[1] (xor, xfer vecreg #1) |
| 945bf52d8b3668f2 v18.d[0] (xor, xfer vecreg #2) |
| 0eaa4b41303679a8 v18.d[1] (xor, xfer vecreg #2) |
| da5d57a8121374a9 v19.d[0] (xor, xfer vecreg #3) |
| c34ee3d345ef8191 v19.d[1] (xor, xfer vecreg #3) |
| 7ebcda4b6488fc7a v20.d[0] (xor, xfer vecreg #3) |
| 86f369a89c6c5c88 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.1d , v18.1d , v19.1d , v20.1d }, [x5] with x5 = middle_of_block+3, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 5a9dd7b91d2f638f v17.d[0] (xor, xfer vecreg #1) |
| f0d46d8a7797fb4f v17.d[1] (xor, xfer vecreg #1) |
| 516528c8f2e4e10a v18.d[0] (xor, xfer vecreg #2) |
| 9d40333ff425867c v18.d[1] (xor, xfer vecreg #2) |
| 49eae2512834e0c9 v19.d[0] (xor, xfer vecreg #3) |
| 029f582db1f722ce v19.d[1] (xor, xfer vecreg #3) |
| a0eb8b3d0463bdeb v20.d[0] (xor, xfer vecreg #3) |
| a3caa0b80ade2661 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.4s , v18.4s , v19.4s , v20.4s }, [x5] with x5 = middle_of_block+3, x6=-3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 570fa2517339b1c5 v17.d[0] (xor, xfer vecreg #1) |
| bbcb7fe44151a9ba v17.d[1] (xor, xfer vecreg #1) |
| be1501768dbd36fe v18.d[0] (xor, xfer vecreg #2) |
| 6f83204fb41a6adc v18.d[1] (xor, xfer vecreg #2) |
| 1e6a906e20c3d801 v19.d[0] (xor, xfer vecreg #3) |
| 5843c4ce9a7ef2d1 v19.d[1] (xor, xfer vecreg #3) |
| c243fb1f896dea26 v20.d[0] (xor, xfer vecreg #3) |
| ede35f4710e76a4e v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.2s , v18.2s , v19.2s , v20.2s }, [x5] with x5 = middle_of_block+3, x6=-2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 35aa862a7ac642ca v17.d[0] (xor, xfer vecreg #1) |
| cb9094a88d28e3d2 v17.d[1] (xor, xfer vecreg #1) |
| 7e891e8cc5d38e3f v18.d[0] (xor, xfer vecreg #2) |
| bbc07347edd05c64 v18.d[1] (xor, xfer vecreg #2) |
| 6bb19c88cb153c35 v19.d[0] (xor, xfer vecreg #3) |
| 14adb4fa5e270895 v19.d[1] (xor, xfer vecreg #3) |
| 2c4eeb5aaaebe137 v20.d[0] (xor, xfer vecreg #3) |
| dbaf9aa2be7cbf00 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.8h , v18.8h , v19.8h , v20.8h }, [x5] with x5 = middle_of_block+3, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 89ae565107adeee8 v17.d[0] (xor, xfer vecreg #1) |
| b9b654ea09984ec0 v17.d[1] (xor, xfer vecreg #1) |
| 0fc9b43972fa6a17 v18.d[0] (xor, xfer vecreg #2) |
| b37f91d7349140fe v18.d[1] (xor, xfer vecreg #2) |
| 91f3df3aca9a86e1 v19.d[0] (xor, xfer vecreg #3) |
| 96f117be1f077235 v19.d[1] (xor, xfer vecreg #3) |
| 754e38eaaea47719 v20.d[0] (xor, xfer vecreg #3) |
| 7e95faf2d851c89f v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.4h , v18.4h , v19.4h , v20.4h }, [x5] with x5 = middle_of_block+3, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| c1694eab0a7ea1f8 v17.d[0] (xor, xfer vecreg #1) |
| d96c8c99acf76376 v17.d[1] (xor, xfer vecreg #1) |
| 7cf2d85bd04d5b8e v18.d[0] (xor, xfer vecreg #2) |
| a317dd9b07f2a365 v18.d[1] (xor, xfer vecreg #2) |
| 9549a414a2d5954e v19.d[0] (xor, xfer vecreg #3) |
| 894a93894605376c v19.d[1] (xor, xfer vecreg #3) |
| 94b5093698442938 v20.d[0] (xor, xfer vecreg #3) |
| 0fdd6ec8c50078a8 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.16b, v18.16b, v19.16b, v20.16b}, [x5] with x5 = middle_of_block+3, x6=-3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 7a5751d725c24de7 v17.d[0] (xor, xfer vecreg #1) |
| 7207fdbde67739e9 v17.d[1] (xor, xfer vecreg #1) |
| 086d364dfc40d03b v18.d[0] (xor, xfer vecreg #2) |
| 01d9f2dd245f654f v18.d[1] (xor, xfer vecreg #2) |
| b8cad441f54271b3 v19.d[0] (xor, xfer vecreg #3) |
| fb7905a4d19feb98 v19.d[1] (xor, xfer vecreg #3) |
| 217d79fdd53c1b09 v20.d[0] (xor, xfer vecreg #3) |
| 9292870173b95992 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.8b , v18.8b , v19.8b , v20.8b }, [x5] with x5 = middle_of_block+3, x6=-2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 679f56d75dadaa65 v17.d[0] (xor, xfer vecreg #1) |
| 3a0878fcf5a49bdb v17.d[1] (xor, xfer vecreg #1) |
| 487e577d77324075 v18.d[0] (xor, xfer vecreg #2) |
| 77e792d963297a1e v18.d[1] (xor, xfer vecreg #2) |
| e5959eea367028b9 v19.d[0] (xor, xfer vecreg #3) |
| 8118147b8630cef4 v19.d[1] (xor, xfer vecreg #3) |
| 45168193557dc6a0 v20.d[0] (xor, xfer vecreg #3) |
| 5ef23dc83c0a71f9 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.2d , v18.2d , v19.2d , v20.2d }, [x5], #32 with x5 = middle_of_block+3, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 88bfa474c3f0c131 v17.d[0] (xor, xfer vecreg #1) |
| db944a2f9b52b49e v17.d[1] (xor, xfer vecreg #1) |
| c94e1dd11b9895e0 v18.d[0] (xor, xfer vecreg #2) |
| dd817247114369e4 v18.d[1] (xor, xfer vecreg #2) |
| 2ef0cf5895114f19 v19.d[0] (xor, xfer vecreg #3) |
| c876721e7cafbbef v19.d[1] (xor, xfer vecreg #3) |
| 5618da4ae12b465b v20.d[0] (xor, xfer vecreg #3) |
| 238e9a76d3ad9c0b v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.1d , v18.1d , v19.1d , v20.1d }, [x5], #32 with x5 = middle_of_block+3, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| dfc69b61e6b60859 v17.d[0] (xor, xfer vecreg #1) |
| 0f04757386cfaca1 v17.d[1] (xor, xfer vecreg #1) |
| b3ac3201c52f5bf8 v18.d[0] (xor, xfer vecreg #2) |
| 57cfb2a120160131 v18.d[1] (xor, xfer vecreg #2) |
| cde371b2e5adf735 v19.d[0] (xor, xfer vecreg #3) |
| 1db55770404aedce v19.d[1] (xor, xfer vecreg #3) |
| 5e248f4068a70ca2 v20.d[0] (xor, xfer vecreg #3) |
| e8902543453acb92 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.4s , v18.4s , v19.4s , v20.4s }, [x5], #16 with x5 = middle_of_block+3, x6=-3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 24461d234ddd5316 v17.d[0] (xor, xfer vecreg #1) |
| 1af219c4a0208c16 v17.d[1] (xor, xfer vecreg #1) |
| 073d4c52453226f4 v18.d[0] (xor, xfer vecreg #2) |
| b5fbe21dcde5a19c v18.d[1] (xor, xfer vecreg #2) |
| 868e4f0d876cf685 v19.d[0] (xor, xfer vecreg #3) |
| 82b622dbe410934f v19.d[1] (xor, xfer vecreg #3) |
| 2be92b2b23b1b64d v20.d[0] (xor, xfer vecreg #3) |
| 31a488fa1595c037 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.2s , v18.2s , v19.2s , v20.2s }, [x5], #16 with x5 = middle_of_block+3, x6=-2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| bf5f9dac3c0f91e9 v17.d[0] (xor, xfer vecreg #1) |
| 77ffa59d8217b567 v17.d[1] (xor, xfer vecreg #1) |
| 55e8b47145432ec8 v18.d[0] (xor, xfer vecreg #2) |
| 616e5c955e59583c v18.d[1] (xor, xfer vecreg #2) |
| b4a49506597180e5 v19.d[0] (xor, xfer vecreg #3) |
| 7dc37c0893f1b597 v19.d[1] (xor, xfer vecreg #3) |
| 83c2e7768c167f43 v20.d[0] (xor, xfer vecreg #3) |
| ce5549d9ff2fa515 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.8h , v18.8h , v19.8h , v20.8h }, [x5], #8 with x5 = middle_of_block+3, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 98bce726b8a2b3f1 v17.d[0] (xor, xfer vecreg #1) |
| 860d0135fa1bbaef v17.d[1] (xor, xfer vecreg #1) |
| aaf27951b23edde2 v18.d[0] (xor, xfer vecreg #2) |
| 25067ab2d37f88f2 v18.d[1] (xor, xfer vecreg #2) |
| 727dda8037191bd0 v19.d[0] (xor, xfer vecreg #3) |
| d8cf7999e7061593 v19.d[1] (xor, xfer vecreg #3) |
| 27a846ef14b03098 v20.d[0] (xor, xfer vecreg #3) |
| 5639d150f22787b0 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.4h , v18.4h , v19.4h , v20.4h }, [x5], #8 with x5 = middle_of_block+3, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 43a5a1b8094894c5 v17.d[0] (xor, xfer vecreg #1) |
| 939a2819061ed7cf v17.d[1] (xor, xfer vecreg #1) |
| 128b4f4e6c7ddfb3 v18.d[0] (xor, xfer vecreg #2) |
| b865b0543d92a0e0 v18.d[1] (xor, xfer vecreg #2) |
| f630c25655344d77 v19.d[0] (xor, xfer vecreg #3) |
| bfe0a4e3a0c645f2 v19.d[1] (xor, xfer vecreg #3) |
| cc1a58623d75d281 v20.d[0] (xor, xfer vecreg #3) |
| 2fe2c62a8b8b1f20 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.16b, v18.16b, v19.16b, v20.16b}, [x5], #4 with x5 = middle_of_block+3, x6=-3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 4d5b9be73a4c6be6 v17.d[0] (xor, xfer vecreg #1) |
| a8c0c4ae60ecedd7 v17.d[1] (xor, xfer vecreg #1) |
| 1a7cc4dff3fe9fd4 v18.d[0] (xor, xfer vecreg #2) |
| 16fbeb2e6bf38761 v18.d[1] (xor, xfer vecreg #2) |
| 51aca0692d105c93 v19.d[0] (xor, xfer vecreg #3) |
| cafc7911fc0ed802 v19.d[1] (xor, xfer vecreg #3) |
| bc1682e5808c42ee v20.d[0] (xor, xfer vecreg #3) |
| 004e9992d159ebd3 v20.d[1] (xor, xfer vecreg #3) |
| 4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.8b , v18.8b , v19.8b , v20.8b }, [x5], #4 with x5 = middle_of_block+3, x6=-2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 5c7de6537c708bbe v17.d[0] (xor, xfer vecreg #1) |
| 82761c8834823177 v17.d[1] (xor, xfer vecreg #1) |
| 68f23214d87c0da2 v18.d[0] (xor, xfer vecreg #2) |
| 7954ce7dde60f8bd v18.d[1] (xor, xfer vecreg #2) |
| ead44cc7aed16b35 v19.d[0] (xor, xfer vecreg #3) |
| 05adeea08669be7e v19.d[1] (xor, xfer vecreg #3) |
| 239841f67ce02c68 v20.d[0] (xor, xfer vecreg #3) |
| 2cd7bed608ed5a55 v20.d[1] (xor, xfer vecreg #3) |
| 4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.2d , v18.2d , v19.2d , v20.2d }, [x5], x6 with x5 = middle_of_block+3, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| ecacf6f0c29e76bb v17.d[0] (xor, xfer vecreg #1) |
| 43d1af092592243f v17.d[1] (xor, xfer vecreg #1) |
| b3b79c7e76e9e252 v18.d[0] (xor, xfer vecreg #2) |
| 55fd373f7fa5bc41 v18.d[1] (xor, xfer vecreg #2) |
| 19ccda0f1932baae v19.d[0] (xor, xfer vecreg #3) |
| e5127d0ad64aec8a v19.d[1] (xor, xfer vecreg #3) |
| d76ce6b97b89b337 v20.d[0] (xor, xfer vecreg #3) |
| f3d6d21386a90766 v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.1d , v18.1d , v19.1d , v20.1d }, [x5], x6 with x5 = middle_of_block+3, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 8553f4d808431cbf v17.d[0] (xor, xfer vecreg #1) |
| 6431a38b2ce4e300 v17.d[1] (xor, xfer vecreg #1) |
| 49b7cfbbe873e61a v18.d[0] (xor, xfer vecreg #2) |
| c6dbd7b161658173 v18.d[1] (xor, xfer vecreg #2) |
| 3567519d3cd48f3d v19.d[0] (xor, xfer vecreg #3) |
| 6fca7be1657a3fdb v19.d[1] (xor, xfer vecreg #3) |
| 1390aea305113b46 v20.d[0] (xor, xfer vecreg #3) |
| e4d4517c97f47552 v20.d[1] (xor, xfer vecreg #3) |
| -4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.4s , v18.4s , v19.4s , v20.4s }, [x5], x6 with x5 = middle_of_block+3, x6=-3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| ae118b94f835a542 v17.d[0] (xor, xfer vecreg #1) |
| 7642b02ed070bf70 v17.d[1] (xor, xfer vecreg #1) |
| 5505391c408bf047 v18.d[0] (xor, xfer vecreg #2) |
| a174b7668af30b36 v18.d[1] (xor, xfer vecreg #2) |
| 93244b350239b369 v19.d[0] (xor, xfer vecreg #3) |
| 95cca808329aa065 v19.d[1] (xor, xfer vecreg #3) |
| 0873e6ebd01431e4 v20.d[0] (xor, xfer vecreg #3) |
| a9a9198d9726c623 v20.d[1] (xor, xfer vecreg #3) |
| -3 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.2s , v18.2s , v19.2s , v20.2s }, [x5], x6 with x5 = middle_of_block+3, x6=-2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| fd4f6423959cb07c v17.d[0] (xor, xfer vecreg #1) |
| 5a6cddc00ce40e0b v17.d[1] (xor, xfer vecreg #1) |
| 0f28484e37342c92 v18.d[0] (xor, xfer vecreg #2) |
| be9aea91e43f5aa2 v18.d[1] (xor, xfer vecreg #2) |
| 1e3bcc4c28cc93d2 v19.d[0] (xor, xfer vecreg #3) |
| 1cd76a445e99e8a8 v19.d[1] (xor, xfer vecreg #3) |
| 8ade38ca52795efb v20.d[0] (xor, xfer vecreg #3) |
| 77799ebe564191b8 v20.d[1] (xor, xfer vecreg #3) |
| -2 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.8h , v18.8h , v19.8h , v20.8h }, [x5], x6 with x5 = middle_of_block+3, x6=-5 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| dedae42bbab86bee v17.d[0] (xor, xfer vecreg #1) |
| fae06a44829a56c9 v17.d[1] (xor, xfer vecreg #1) |
| 8a7b62799e3d40e8 v18.d[0] (xor, xfer vecreg #2) |
| 8b8a5c295fa491e2 v18.d[1] (xor, xfer vecreg #2) |
| 34d8ba65b68bc3c0 v19.d[0] (xor, xfer vecreg #3) |
| d83b8d77a312ebe9 v19.d[1] (xor, xfer vecreg #3) |
| b9df25785d24edc6 v20.d[0] (xor, xfer vecreg #3) |
| 5244cb035c0cf64c v20.d[1] (xor, xfer vecreg #3) |
| -5 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.4h , v18.4h , v19.4h , v20.4h }, [x5], x6 with x5 = middle_of_block+3, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| a5d79dee9888e836 v17.d[0] (xor, xfer vecreg #1) |
| 83c7e9c8f622d136 v17.d[1] (xor, xfer vecreg #1) |
| d0c4ee882ae52c93 v18.d[0] (xor, xfer vecreg #2) |
| 823128bb8a8fa3ea v18.d[1] (xor, xfer vecreg #2) |
| 460a9ee9d2bf2070 v19.d[0] (xor, xfer vecreg #3) |
| 2c73db6a9066d986 v19.d[1] (xor, xfer vecreg #3) |
| 8c38cff987bc3b6a v20.d[0] (xor, xfer vecreg #3) |
| 0665c53a6774cd27 v20.d[1] (xor, xfer vecreg #3) |
| -4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.16b, v18.16b, v19.16b, v20.16b}, [x5], x6 with x5 = middle_of_block+3, x6=-3 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 734b28334f8f35cd v17.d[0] (xor, xfer vecreg #1) |
| fee95c2612d14da2 v17.d[1] (xor, xfer vecreg #1) |
| fe24622d3a16e0a9 v18.d[0] (xor, xfer vecreg #2) |
| 3ce99738d5604acf v18.d[1] (xor, xfer vecreg #2) |
| 16233741cded106e v19.d[0] (xor, xfer vecreg #3) |
| e910d55303a56de4 v19.d[1] (xor, xfer vecreg #3) |
| e8af529943f49043 v20.d[0] (xor, xfer vecreg #3) |
| 26eb57b2ca55e2e7 v20.d[1] (xor, xfer vecreg #3) |
| -3 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4r {v17.8b , v18.8b , v19.8b , v20.8b }, [x5], x6 with x5 = middle_of_block+3, x6=-2 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| bcaf91f214d7642b v17.d[0] (xor, xfer vecreg #1) |
| 00e1e7420a3e4c21 v17.d[1] (xor, xfer vecreg #1) |
| e878268f83314d30 v18.d[0] (xor, xfer vecreg #2) |
| 3140b0d070f67dea v18.d[1] (xor, xfer vecreg #2) |
| 07a2b0211f7c931c v19.d[0] (xor, xfer vecreg #3) |
| bf40eff41c803416 v19.d[1] (xor, xfer vecreg #3) |
| 72da637b846c9a7b v20.d[0] (xor, xfer vecreg #3) |
| b03ae692ea2d493f v20.d[1] (xor, xfer vecreg #3) |
| -2 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LD1/ST1 (single 1-elem struct to/from one lane of 1 reg |
| st1 {v19.d}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 01 2d a8 b4 0f b2 76 64 .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.d}[0], [x5], #8 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. 47 2e e1 a2 2c ea e4 0f .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.d}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. ce 65 39 dd 2d 55 fc |
| [144] 35 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.d}[1], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. a9 4a ef 94 6f 52 36 db .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.d}[1], [x5], #8 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. 09 36 99 d5 0d 16 9f 76 .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.d}[1], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 24 76 a6 c3 1b 40 25 |
| [144] ff .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.s}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. ef cb ae 80 .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.s}[0], [x5], #4 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. 48 a7 db 1b .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.s}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 40 f8 3a 9a .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.s}[3], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. f2 5d f7 79 .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.s}[3], [x5], #4 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. 89 e2 76 5c .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.s}[3], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 99 3e 68 99 .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.h}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 44 42 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.h}[0], [x5], #2 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. a8 80 .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 2 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.h}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 1d 18 .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.h}[6], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 2b 91 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.h}[6], [x5], #2 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. c5 41 .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 2 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.h}[6], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 13 44 .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.b}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 01 .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.b}[0], [x5], #1 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. 68 .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 1 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.b}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 65 .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.b}[13], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 1d .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.b}[13], [x5], #1 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. e0 .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 1 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st1 {v19.b}[13], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. c5 .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.d}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 3ed778c2c8b1c15d v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.d}[0], [x5], #8 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 6f58669cd01c52bb v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.d}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 4608b4c0dfe51f18 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.d}[1], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| f37bec4088138ccc v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.d}[1], [x5], #8 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| e76dcdf9933b90cb v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.d}[1], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| f1206a8f9d810ce1 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.s}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 000000005b1c4dd3 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.s}[0], [x5], #4 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000024524409 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.s}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 00000000b73752d9 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.s}[3], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 18d15a1200000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.s}[3], [x5], #4 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 22ec138d00000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.s}[3], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| fcec24d300000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.h}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000006460 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.h}[0], [x5], #2 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 000000000000e876 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 2 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.h}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 000000000000eb40 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.h}[6], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 00001af400000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.h}[6], [x5], #2 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000ba5800000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 2 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.h}[6], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 00000f8d00000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.b}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 00000000000000f8 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.b}[0], [x5], #1 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 000000000000002a v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 1 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.b}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 00000000000000d5 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.b}[13], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000760000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.b}[13], [x5], #1 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 00001b0000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 1 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld1 {v19.b}[13], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000f00000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LD2/ST2 (single 2-elem struct to/from one lane of 2 regs |
| st2 {v18.d, v19.d}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 12 5f 5e bf 65 62 7a 42 a5 8e 0b 6f 59 9c 2f |
| [160] ae .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.d, v19.d}[0], [x5], #16 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. 61 03 e5 36 b3 52 e5 08 6b |
| [128] 3c bc 98 94 d0 37 f4 .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.d, v19.d}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 23 d3 76 23 ae 25 62 |
| [144] f6 2b 37 55 e6 3e 98 ff 18 .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.d, v19.d}[1], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 3f 63 e8 11 fa 0e d9 77 3b 1b b2 7d 12 99 56 |
| [160] bc .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.d, v19.d}[1], [x5], #16 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. da 49 1f eb 38 f8 f9 97 cb |
| [128] 89 18 2b 2e 21 f1 a4 .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.d, v19.d}[1], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 71 e0 ee 46 33 e2 64 |
| [144] 7c 76 e1 31 64 b0 5d 64 59 .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.s, v19.s}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 41 ff bf 05 ed e2 93 99 .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.s, v19.s}[0], [x5], #8 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. de 6b 95 b2 bf f1 72 bf .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.s, v19.s}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. df 90 99 3f 6a 8b 7d |
| [144] 7a .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.s, v19.s}[3], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. ee 0b 86 d0 2b ad dc a2 .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.s, v19.s}[3], [x5], #8 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. 08 f4 cd 30 96 0c e8 68 .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.s, v19.s}[3], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 8a 01 e9 2e 69 79 71 |
| [144] 91 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.h, v19.h}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 90 10 0c f6 .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.h, v19.h}[0], [x5], #4 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. 73 c9 dd 71 .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.h, v19.h}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. bd 72 16 9d .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.h, v19.h}[6], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 64 fb 6d c0 .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.h, v19.h}[6], [x5], #4 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. fc 39 c1 a3 .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.h, v19.h}[6], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. c7 6a 09 d6 .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.b, v19.b}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. fe 27 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.b, v19.b}[0], [x5], #2 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. 21 1f .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 2 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.b, v19.b}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. bf a3 .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.b, v19.b}[13], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 7c 5a .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.b, v19.b}[13], [x5], #2 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. 2f 6a .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 2 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st2 {v18.b, v19.b}[13], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. ca 0b .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.d, v19.d}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 46c7fb3efcc3799e v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 70f211874bdc0202 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.d, v19.d}[0], [x5], #16 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 970df7ce67d7ad2d v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0c4a09642da2c063 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.d, v19.d}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 5199e278057a5763 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| de440b1dca39ffa3 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.d, v19.d}[1], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 8950bb755312a3f9 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| a1b582cd79dc4288 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.d, v19.d}[1], [x5], #16 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 01bacf25a6c00afc v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 306ea57546858787 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.d, v19.d}[1], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 7c7649218dd1e1ff v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| d7206af619e1cd77 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.s, v19.s}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 000000002b77117a v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 00000000dbef7046 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.s, v19.s}[0], [x5], #8 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 00000000ddf0d34d v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 00000000a8eee7a2 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.s, v19.s}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 000000003b820676 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 00000000c7a5cf0f v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.s, v19.s}[3], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| cbf812b400000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| ae90fa5900000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.s, v19.s}[3], [x5], #8 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| d9d15e4d00000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| ed6a3cb000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.s, v19.s}[3], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 5797046700000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 4cd024e300000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.h, v19.h}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 000000000000ca00 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 000000000000754b v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.h, v19.h}[0], [x5], #4 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 00000000000029c9 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 000000000000d547 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.h, v19.h}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000008897 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 000000000000c5b2 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.h, v19.h}[6], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000afc600000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 000032e600000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.h, v19.h}[6], [x5], #4 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000e41100000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000f65700000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.h, v19.h}[6], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000fc9100000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000486400000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.b, v19.b}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000079 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000023 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.b, v19.b}[0], [x5], #2 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 000000000000003a v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 000000000000005d v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 2 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.b, v19.b}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000022 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 00000000000000b0 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.b, v19.b}[13], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 00004a0000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000630000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.b, v19.b}[13], [x5], #2 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000040000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 00000c0000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 2 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld2 {v18.b, v19.b}[13], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000630000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000b00000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LD3/ST3 (single 3-elem struct to/from one lane of 3 regs |
| st3 {v17.d, v18.d, v19.d}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 2e 41 c4 69 4b fd b8 f1 53 72 62 fe bd 68 55 |
| [160] 48 ec 83 60 6f 1b 5f 66 d2 .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.d, v18.d, v19.d}[0], [x5], #24 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. a6 57 42 df c0 84 1f d9 b9 |
| [128] e8 22 db 54 c9 2d a7 05 5f 66 99 f2 5b 97 07 .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.d, v18.d, v19.d}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. ca 8f b9 f4 a7 a0 fb |
| [144] 97 c2 2a 78 a2 b2 9a 0d ca 64 90 35 f0 f9 b0 74 |
| [160] 9f .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.d, v18.d, v19.d}[1], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 5e 1f ad 76 21 e3 81 0d 75 8e 14 e5 33 97 64 |
| [160] fe 9a a1 d8 99 56 25 c2 93 .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.d, v18.d, v19.d}[1], [x5], #24 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. 38 2e fd c2 d1 33 33 18 5b |
| [128] 9b 49 db 97 3c 08 e8 94 cb 0c c8 eb 98 70 04 .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.d, v18.d, v19.d}[1], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 4c 4b 1a 60 8f 1c 5d |
| [144] bf 0a 78 28 c6 44 56 92 ae 56 de bb 1d 20 23 2a |
| [160] 1a .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.s, v18.s, v19.s}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 70 bc 81 f0 73 8d 72 78 ac ea 28 72 .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.s, v18.s, v19.s}[0], [x5], #12 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. 72 87 ab 29 40 b9 a7 26 1f |
| [128] 3e 9c ae .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 12 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.s, v18.s, v19.s}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. a0 4f 01 3b 9e 53 dd |
| [144] c5 36 46 d5 8c .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.s, v18.s, v19.s}[3], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. f9 ce be 09 af b6 ee 18 cd 8d b0 88 .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.s, v18.s, v19.s}[3], [x5], #12 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. 69 5a a6 4f 95 47 ae 10 26 |
| [128] 42 d1 c7 .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 12 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.s, v18.s, v19.s}[3], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 2e 57 c9 73 42 51 a7 |
| [144] 91 04 d8 24 a4 .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.h, v18.h, v19.h}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 8a 41 ae 99 36 cb .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.h, v18.h, v19.h}[0], [x5], #6 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. 0e 46 a1 92 f2 db .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 6 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.h, v18.h, v19.h}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 52 cd 39 f5 2f 7d .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.h, v18.h, v19.h}[6], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 9f f4 c5 47 6f a2 .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.h, v18.h, v19.h}[6], [x5], #6 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. 08 01 5b dd 80 80 .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 6 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.h, v18.h, v19.h}[6], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 22 9c 89 c2 c2 81 .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.b, v18.b, v19.b}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 79 b0 85 .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.b, v18.b, v19.b}[0], [x5], #3 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. 7b df 96 .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 3 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.b, v18.b, v19.b}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. de c6 45 .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.b, v18.b, v19.b}[13], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 43 93 7b .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.b, v18.b, v19.b}[13], [x5], #3 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. 25 be 6f .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 3 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st3 {v17.b, v18.b, v19.b}[13], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. b5 e6 a8 .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.d, v18.d, v19.d}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 5c104d370d6a99bf v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| ddc0c548cc240d8b v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 2186bd305c4ba5a2 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.d, v18.d, v19.d}[0], [x5], #24 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| cf21c69d6a3f91db v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 990f82a2c1d6d70f v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| c9a85f822490e1df v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.d, v18.d, v19.d}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| a49542978622047d v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 52649a9f095a6c2d v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 625084b59de2ddd9 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.d, v18.d, v19.d}[1], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 06db0b02eae3e801 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 9b46e6f3d2170de5 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 8991b547f4b8ccbb v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.d, v18.d, v19.d}[1], [x5], #24 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| a3f362eba70c37e6 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| b64cc7d0e58f7da5 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 53a3a97695487365 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 24 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.d, v18.d, v19.d}[1], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 4a71397d600868b2 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| bd7c335aae66c22b v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 9635d0015a975857 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.s, v18.s, v19.s}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000093771321 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 000000005f9a2d47 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 000000006b73bb0e v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.s, v18.s, v19.s}[0], [x5], #12 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 00000000d4486dcc v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000007fa3838 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 000000005826513b v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 12 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.s, v18.s, v19.s}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 000000007c2e44f9 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000041ccd6d0 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 00000000ef725879 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.s, v18.s, v19.s}[3], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0412ea6f00000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 5b58a4be00000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 41cde01c00000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.s, v18.s, v19.s}[3], [x5], #12 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| be69f27000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| fc7207a100000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| bbc1c11f00000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 12 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.s, v18.s, v19.s}[3], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| d52de6f200000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 196eb09e00000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 3a1f37ec00000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.h, v18.h, v19.h}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 000000000000ceb4 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 000000000000deec v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 000000000000688f v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.h, v18.h, v19.h}[0], [x5], #6 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 00000000000037a0 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000006698 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000b8c v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 6 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.h, v18.h, v19.h}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 000000000000567b v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000007ec6 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 000000000000ce51 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.h, v18.h, v19.h}[6], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000311a00000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000b90c00000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000924800000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.h, v18.h, v19.h}[6], [x5], #6 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000d93900000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000692800000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 00006c1a00000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 6 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.h, v18.h, v19.h}[6], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000c42a00000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 00003e4600000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000adcc00000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.b, v18.b, v19.b}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 00000000000000ae v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000055 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 00000000000000c8 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.b, v18.b, v19.b}[0], [x5], #3 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000053 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000027 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 000000000000006c v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 3 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.b, v18.b, v19.b}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 000000000000009f v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 00000000000000bb v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 00000000000000af v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.b, v18.b, v19.b}[13], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 00006f0000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000280000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000090000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.b, v18.b, v19.b}[13], [x5], #3 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000810000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000bc0000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000ce0000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 3 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld3 {v17.b, v18.b, v19.b}[13], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000c20000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000ab0000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 00006b0000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| LD4/ST4 (single 4-elem struct to/from one lane of 4 regs |
| st4 {v17.d, v18.d, v19.d, v20.d}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. c5 33 d9 a3 ca fe b6 48 67 68 67 aa 22 b1 fb |
| [160] 63 c9 59 7e c8 75 8b 9f ac df 14 38 a6 7b 99 db |
| [176] 3c .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.d, v18.d, v19.d, v20.d}[0], [x5], #32 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. c9 76 4b 9c ca a8 c3 4d 72 |
| [128] b1 59 b7 ee 2a ca 5b c0 4d 19 6f 49 34 3a 98 99 |
| [144] c2 49 76 0d 1f b6 4f .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.d, v18.d, v19.d, v20.d}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 70 59 13 58 a7 84 fd |
| [144] 32 0a 4d 83 eb fd 59 bc db 18 68 9f db 1c 67 3c |
| [160] a4 95 93 51 38 e1 32 a7 b0 .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.d, v18.d, v19.d, v20.d}[1], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 53 70 a4 1d 4c cb fd e7 c0 9c 11 f6 9d fd 20 |
| [160] 14 86 46 07 50 0b a5 ab e0 a3 6a e8 fa da 35 9c |
| [176] 0e .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.d, v18.d, v19.d, v20.d}[1], [x5], #32 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. cc b0 1b 90 dc 81 cb f4 de |
| [128] fd 2e 40 0a 7d b0 fc 71 8b 04 a0 f1 09 36 ed b5 |
| [144] fa e3 c9 91 25 0b fd .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.d, v18.d, v19.d, v20.d}[1], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. c0 25 45 61 aa 96 d0 |
| [144] 0d f7 63 1d a5 02 e3 48 ec 89 34 26 96 0e dd 91 |
| [160] c2 71 6b 95 6d 34 72 9c 5d .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.s, v18.s, v19.s, v20.s}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. be fe 7e 2a d4 98 8b fd 71 e1 c2 9c a3 d2 20 |
| [160] 2e .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.s, v18.s, v19.s, v20.s}[0], [x5], #16 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. 15 1d a4 4e 2f 28 e6 89 b1 |
| [128] 10 d1 51 ff b1 ad 59 .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.s, v18.s, v19.s, v20.s}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 1e 0a 62 3f 12 11 0c |
| [144] dd 0d cb 57 b4 8e ec 55 07 .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.s, v18.s, v19.s, v20.s}[3], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 59 a6 0e 8f bd a3 14 d6 5a 32 95 58 d8 5a fb |
| [160] 3e .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.s, v18.s, v19.s, v20.s}[3], [x5], #16 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. d8 d1 8d 6d 2c 22 d6 97 bb |
| [128] 8d 6c 3a 0b de d0 31 .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.s, v18.s, v19.s, v20.s}[3], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 7d e6 3c 03 21 2f a4 |
| [144] 22 64 49 af b1 77 95 fe 99 .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.h, v18.h, v19.h, v20.h}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 90 d3 ab 13 17 66 05 7a .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.h, v18.h, v19.h, v20.h}[0], [x5], #8 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. 31 54 de 0b 08 62 e5 95 .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.h, v18.h, v19.h, v20.h}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. a8 77 33 30 03 2d 44 |
| [144] 42 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.h, v18.h, v19.h, v20.h}[6], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. c6 6a f3 56 72 e3 cb ca .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.h, v18.h, v19.h, v20.h}[6], [x5], #8 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. 07 41 24 56 b3 39 9a 60 .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.h, v18.h, v19.h, v20.h}[6], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 59 6c f3 52 77 15 3c |
| [144] d9 .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.b, v18.b, v19.b, v20.b}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 39 fd 2b e5 .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.b, v18.b, v19.b, v20.b}[0], [x5], #4 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. 1e 0a e2 e3 .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.b, v18.b, v19.b, v20.b}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. 0c 40 c6 ca .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.b, v18.b, v19.b, v20.b}[13], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. 3a de 20 79 .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.b, v18.b, v19.b, v20.b}[13], [x5], #4 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. 42 db 9d ca .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| st4 {v17.b, v18.b, v19.b, v20.b}[13], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. e8 eb 75 c6 .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.d, v18.d, v19.d, v20.d}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| b21c70d140a4a5c8 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 911dbd0d6f01540f v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| bb53b169cf059d60 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 999066d058bedf20 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.d, v18.d, v19.d, v20.d}[0], [x5], #32 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| e10c4430d5e0976a v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| f6b93f4443a7e356 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 8b45f9b4b2026ca6 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 75214dfc6f3a3117 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.d, v18.d, v19.d, v20.d}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 06d96e52beb9724b v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 5c7d196ab0be972b v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 29a9939410ac2447 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| f71fbadce385d97d v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.d, v18.d, v19.d, v20.d}[1], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 3c735209b67f98aa v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0f6a005a4188afb3 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| cf3917d2df16ea45 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 524d601b9e7f2999 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.d, v18.d, v19.d, v20.d}[1], [x5], #32 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 392b70a19059b817 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| e24bff2d17d05e20 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| fe687a5f6c73fb80 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| c3d6ac54dc629146 v20.d[1] (xor, xfer vecreg #3) |
| 32 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.d, v18.d, v19.d, v20.d}[1], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 1c213ec0225d4126 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 4a6ce8d95b709956 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 49e45d5fb2945f76 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| edaa67901c7c8afd v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.s, v18.s, v19.s, v20.s}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 000000005fcd9113 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 00000000b0e6225e v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 00000000d22b956a v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 000000000c064e35 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.s, v18.s, v19.s, v20.s}[0], [x5], #16 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 00000000293051fa v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000046ea3756 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 000000007ba48f27 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 00000000749f40bc v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.s, v18.s, v19.s, v20.s}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 00000000e0ab4aa6 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 000000001e56ef23 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000048700361 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 00000000db1d74f5 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.s, v18.s, v19.s, v20.s}[3], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 4d22f02100000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 7520c8dc00000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 33718c2900000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 3411c24500000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.s, v18.s, v19.s, v20.s}[3], [x5], #16 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| ad00a7c700000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| d39cc8c900000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| dcbb3a7600000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| ee9b605800000000 v20.d[1] (xor, xfer vecreg #3) |
| 16 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.s, v18.s, v19.s, v20.s}[3], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| fec2152c00000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 160a515e00000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 59af637500000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| f4c3804700000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.h, v18.h, v19.h, v20.h}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000009cc4 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 000000000000276e v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000003d07 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000008e95 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.h, v18.h, v19.h, v20.h}[0], [x5], #8 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 000000000000cccd v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000009704 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 000000000000e1ec v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000007688 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.h, v18.h, v19.h, v20.h}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 000000000000a766 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000004a00 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 000000000000ec4f v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000005cc0 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.h, v18.h, v19.h, v20.h}[6], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 00000b4f00000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 00003aaf00000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 000015a500000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 000039eb00000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.h, v18.h, v19.h, v20.h}[6], [x5], #8 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000b8ca00000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 00003ec700000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 00000f7400000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 00007ecd00000000 v20.d[1] (xor, xfer vecreg #3) |
| 8 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.h, v18.h, v19.h, v20.h}[6], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000eff400000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 000082d800000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000716b00000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000568000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.b, v18.b, v19.b, v20.b}[0], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000040 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 00000000000000d9 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 00000000000000d1 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 00000000000000f9 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.b, v18.b, v19.b, v20.b}[0], [x5], #4 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000031 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000064 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 00000000000000df v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 000000000000001d v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.b, v18.b, v19.b, v20.b}[0], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 000000000000006b v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 00000000000000a0 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 00000000000000a8 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 00000000000000fa v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.b, v18.b, v19.b, v20.b}[13], [x5] with x5 = middle_of_block+17, x6=7 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 00008e0000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 00006c0000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000c60000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000620000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.b, v18.b, v19.b, v20.b}[13], [x5], #4 with x5 = middle_of_block+-9, x6=12 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000740000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000810000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000280000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000940000000000 v20.d[1] (xor, xfer vecreg #3) |
| 4 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| ld4 {v17.b, v18.b, v19.b, v20.b}[13], [x5], x6 with x5 = middle_of_block+9, x6=13 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000ff0000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000ae0000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 00001f0000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000630000000000 v20.d[1] (xor, xfer vecreg #3) |
| 13 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| PRFM (immediate) |
| prfm pldl1keep, [x5, #40] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| prfm pstl3strm, [x5, #56] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| PRFM (register) |
| prfm pldl1keep, [x5,x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| prfm pldl1strm, [x5,x6, lsl #3] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| prfm pldl2keep, [x5,w6,uxtw #0] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| prfm pldl2strm, [x5,w6,uxtw #3] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| prfm pldl3keep, [x5,w6,sxtw #0] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| prfm pldl3strm, [x5,w6,sxtw #3] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| prfm pstl1keep, [x5,x6] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| prfm pstl1strm, [x5,x6, lsl #3] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| prfm pstl2keep, [x5,w6,uxtw #0] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| prfm pstl2strm, [x5,w6,uxtw #3] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| prfm pstl3keep, [x5,w6,sxtw #0] with x5 = middle_of_block+12, x6=4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
| prfm pstl3strm, [x5,w6,sxtw #3] with x5 = middle_of_block+12, x6=-4 |
| [ 0] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 16] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 32] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 48] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 64] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 80] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [ 96] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [112] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [128] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [144] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [160] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [176] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [192] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [208] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [224] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| [240] .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. .. |
| 0000000000000000 x13 (xor, xfer intreg #1) |
| 0000000000000000 x23 (xor, xfer intreg #2) |
| 0000000000000000 v17.d[0] (xor, xfer vecreg #1) |
| 0000000000000000 v17.d[1] (xor, xfer vecreg #1) |
| 0000000000000000 v18.d[0] (xor, xfer vecreg #2) |
| 0000000000000000 v18.d[1] (xor, xfer vecreg #2) |
| 0000000000000000 v19.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v19.d[1] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[0] (xor, xfer vecreg #3) |
| 0000000000000000 v20.d[1] (xor, xfer vecreg #3) |
| 0 x5 (sub, base reg) |
| 0 x6 (sub, index reg) |
| |
